亚星游戏官网-www.yaxin868.com

专利名称：对现场可编程门阵列中查找表延迟故障进行检测的方法
技术领域：
本发明涉及现场可编程门阵列(FPGA)的延迟故障检测技术领域，更具体地是指一种对静态随机存储器(SRAM)基FPGA中查找表(Look Up Table, LUT)延迟故障进行检测的方法。
背景技术：
现场可编程门阵列(FPGA)的用户可编程性和低开发成本使它成为实现现代电路和系统的一种重要技术。与专用集成电路(Application Specific Integrated Circuits,ASIC)相比，FPGA的研发成本低和开发周期短等特性使它成为实现现代数字电路和系统的一种重要核心技术，其市场占有额也在逐年增加。而对FPGA的测试工作也变得越来越重要，特别是对FPGA的延迟故障检测。一般来说，FPGA的测试分为中测和成测，即在FPGA芯片流片结束而没有划片时的测试和划片并封装后的测试。而对中测和成测都有很多不同针对性的测试模型。例如，对时钟网络故障的检测、对沟道连线故障的检测、对I/o故障的检测和对LUT故障的检测等。而对LUT故障的检测尤其关键，一个原因是LUT是FPGA中功能实现的主要部分，另一个原因是部分LUT的准确故障检测是FPGA容错使用的前提保证。而FPGA中LUT的故障主要分为功能故障和延迟故障两种，所谓功能故障是指LUT无法完成所配置的功能，包括SRAM无法配置、连线开路等；而延迟故障是指LUT无法按时的完成配置功能，例如LUT的输入输出延迟过长等。本发明就是针对LUT延迟故障的检测方法。现有的LUT延迟故障检测方法多数是以定位LUT的位置为目的，确定了 LUT的位置后或者可以淘汰这个FPGA芯片，或者可以利用容错技术屏蔽该LUT。但是随着FPGA的发展，已经出现多SRAM比特的LUT，例如256比特的LUT。如果因为LUT中的一个比特的SRAM的故障而否定这个LUT，无疑会造成FPGA资源的浪费。

发明内容
(一 )要解决的技术问题有鉴于此，本发明的主要目的在于提供一种对SRAM基现场可编程门阵列中查找表延迟故障进行检测的方法，以解决多比特SRAM的LUT中延迟故障准确定位的问题，提高FPGA资源利用的效率。( 二 )技术方案为达到上述目的，本发明提供了一种对现场可编程门阵列中查找表延迟故障进行检测的方法，该方法包括:步骤101:横向配置；步骤102:横向测试；步骤103:横向延迟测试；步骤104:纵向配置；步骤105:纵向测试；步骤106:纵向延迟测试；步骤107:定位延迟故障。(三)有益效果本发明具有的优点如下:1、本发明提供的对现场可编程门阵列中查找表延迟故障进行检测的方法，对每一个LUT中的每一个SRAM都进行了测试并且定位，而不是仅定位延迟故障所在的LUT，因此提高了对延迟故障检测的精度；2、本发明提供的对现场可编程门阵列中查找表延迟故障进行检测的方法，仅需要对全芯片配置两次，所以本方法所需要的配置时间较少。


本发明的上述和附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:图1为依照本发明实施例对SRAM基现场可编程门阵列中查找表延迟故障进行检测的方法流程图；图2是图1中横向配置的示意图；图3为图1中纵向配置的示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。如图1所示，图1为依照本发明实施例对SRAM基现场可编程门阵列中查找表延迟故障进行检测的方法流程图，该方法包括:步骤101:横向配置；步骤102:横向测试；步骤103:横向延迟测试；步骤104:纵向配置；步骤105:纵向测试；步骤106:纵向延迟测试；步骤107:定位延迟故障。在步骤10 1横向配置中，FPGA中每一行中k个查找表(LUT)和k个触发器(fi)被配置成如图2所示的功能链，每一个LUT有η个输入a(l至a(n_D，所有LUT (201、203、……、205和207等)的输入端B1到输入端a(n_D公用相同的(η-l)个芯片输入端口，所有的LUT (201、203、……、205和207等)均被配置成功能f = Etl，所有的触发器(202,204,……、206和208等)公用一个时钟信号clock。LUT1201是一行中最左端的LUT，它的最低位输入端aQ由芯片输入端口提供，LUT1201的输出端Z连接ff 1202的数据输入端D。ffl202的数据输出端Q接入LUT2203的输入端EO，以此类推逐级连接。在步骤102横向测试中，依照表I的测试策略进行，表I为横向测试和纵向测试所
用的测试策略。
权利要求
1.一种对现场可编程门阵列中查找表延迟故障进行检测的方法，该方法包括: 步骤101:横向配置； 步骤102:横向测试； 步骤103:横向延迟测试； 步骤104:纵向配置； 步骤105:纵向测试； 步骤106:纵向延迟测试； 步骤107:定位延迟故障。
2.根据权利要求1所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，在步骤101横向配置中，现场可编程门阵列FPGA中每一行中k个查找表LUT和k个触发器 被配置成一个功能链，在该功能链中每一个LUT有η个输入a(l至a(n_D，所有LUT的输入端B1到输入端a(n_D公用相同的η-1个芯片输入端口，所有的LUT均被配置成功能f = Etl，所有的ff公用一个时钟信号clock，LUTl (201)是一行中最左端的LUT，它的最低位输入端aQ由芯片输入端口提供，LUTl (201)的输出端Z连接ff I (202)的数据输入端D，ff I (202)的数据输出端Q接入LUT2 (203)的输入端E0，以此类推逐级连接。
3.根据权利要求1所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，在步骤102横向测试中，依照下表I的测试策略进行:
4.根据权利要求1所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，在步骤103横向延迟判断中，将会收集步骤102中的延迟故障信息，得到如下的集合:G103 ={(ax,ry), (ax', ry')——};其中，每一个向量(ax,ry)表示一个延迟故障的信息,ry表示的是第I行出现的延迟故障，而ax表示的是故障的SRAM地址。
5.根据权利要求1所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，在步骤104纵向配置中，FPGA中每一列中k个查找表LUT和k个触发器ff被配置成一个功能链，在该功能链中每一个LUT有η个输入a。至ay),所有LUT的输入端S1到输入端a(lri)公用相同的η-l个芯片输入端口，所有的LUT均被配置成功能f = Etl，所有的触发器ff公用一个时钟信号clock ;LUT1 (301)是一列中最下端的LUT,它的最低位输入端a。由芯片输入端口提供，LUTl (301)的输出端Z连接ff I (302)的数据输入端D ;ff I (302)的数据输出端Q接入LUT2 (303)的输入端EO，以此类推逐级连接。
6.根据权利要求1所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，在步骤105纵向测试中，依照下表I的测试策略进行:
7.根据权利要求1所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，在步骤106纵向延迟判断中，将会收集步骤105中的延迟故障信息，得到如下的集合:G106 ={(ax, cz), (ax', cz')....};其中，每一个向量(ax, cz)表示一个延迟故障的信息，cz表示的是第z列出现的延迟故障，而ax表示的是故障的SRAM地址。
8.根据权利要求1所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，在步骤107的定位延迟故障中，将合并步骤106纵向延迟判断和步骤103横向延迟判断中的两个集合，得到新的集合G107 = {(ax, ry, cz)...}。
9.根据权利要求8所述的对现场可编程门阵列中查找表延迟故障进行检测的方法，所述合并步骤106纵向延迟判断和步骤103横向延迟判断中的两个集合，具体包括: 将集合G103与G106中共有的SRAM地址ax作为G107中向量的第一个元素，将ax在G103和G106中的行和列地址做全组合，作为G107中向量的第二个元素和第三个元素，则将得到集合G107 = {(ax, ry, cz)...};其中(ax, ry, cz)的意义是第y行第z列的LUT中地址为X的SRAM有延 迟故障。
全文摘要
本发明公开了一种对现场可编程门阵列中查找表延迟故障进行检测的方法，该方法包括步骤101横向配置；步骤102横向测试；步骤103横向延迟测试；步骤104纵向配置；步骤105纵向测试；步骤106纵向延迟测试；步骤107定位延迟故障。
文档编号G01R31/317GK103163448SQ201110424160
公开日2013年6月19日 申请日期2011年12月16日 优先权日2011年12月16日
发明者于芳, 赵岩 申请人:中国科学院微电子研究所, 中国科学院半导体研究所