专利名称：Ccd视频实时显示装置的制作方法
技术领域：
本实用新型涉及一种CCD视频实时显示装置，属视频实时显示领域。
背景技术：
在航空摄影测量系统中，常采用高速CCD相机在高空对物体进行连续拍摄。 目前通常的方法是在CCD相机帧频固定的情况下，实现对固定区域的实时拍摄 显示。然而，在特定应用场合，如何根据外部请求，实时调整相机帧频，同时动 态地调整波门位置实现对感兴趣区域的实时观测，是航测系统中实现的难点。如 何在帧频变换的条件下，实现对海量连续的高速CCD图像数据流的高清晰模拟 视频实时稳定显示在工程应用中具有重要作用。
发明内容
为了解决通常方法只针对固定帧频固定区域的实时拍摄显示的问题，本实用 新型提出了一种可变频CCD视频实时显示装置。该装置能在CCD相机帧频不 断变化的条件下，波门位置可变的高清晰视频实时显示。
本实用新型的可变频CCD视频实时显示装置，该装置包括单片机、可编程 逻辑器件(FPGA)、 CCD相机、静态存储器(SRAM)缓存芯片和视频编码器， 所述可编程逻辑器件(FPGA)包括相机控制单元、先入先出(FIFO)存储器、数据 抽取单元、静态存储器(SRAM)控制器和数据打包单元；单片机通过串口接收外 部数据信息和波门位置信息，其中外部数据信息包括飞行高度i/，飞行速度v， 经度信息，纬度信息，单片机分别连接相机控制单元、数据抽取单元和视频编码 器，单片机将接收到的外部数据信息计算后得到相机帧频值，然后把相机帧频值 送给相机控制单元，并将接收到的波门位置信息送给数据抽取单元，单片机与视 频编码器相连接，通过单片机实现对视频编码器的控制；相机控制单元与CCD 相机相连接，相机控制单元根据相机帧频值产生相机外同步脉冲信号，通过该相 机外同步脉冲信号来控制相机帧频；CCD相机数据直接输出到FIFO存储器，通 过FIFO存储器将相机数据写入数据抽取单元；数据抽取单元根据波门位置信息对数据进行抽�。殉槿〉玫降氖菔涑龅絊RAM缓存芯片中缓存，其中SRAM 缓存芯片通过SRAM控制器进行读写操作，通过SRAM控制器，把数据抽取单 元的数据送入SRAM缓存芯片中缓存，然后通过SRAM控制器，从SRAM缓存 芯片中读出数据输出到数据打包单元；数据打包单元将缓存后的数据打包为高清 晰视频数据格式，数据打包单元的输出端接视频编码器的输入端，从而实现对打 包后的视频数据编码显示，视频编码器的输出端输出视频显示输出信号。
单片机MCU接收外部数据信息，根据数据信息实时计算得到相机帧频；将 计算得到相机帧频值输入至FPGA，在FPGA内构造相机控制单元，该控制单元 产生相机外同步脉冲信号并输入至CCD相机，CCD相机在FPGA的控制下，输 出连续数据流;CCD输出的连续数据流通过FPGA的FIFO存储器进入FPGA的 数据抽取单元，采用局部选择技术实现波门位置可变的数据实时抽取以便于对感 兴趣区域的实时观测；抽取后的数据输入至SRAM缓存芯片，在FPGA内构造 SRAM控制器，采用乒乓缓存的结构为变频的CCD图像数据和恒速的视频编码 格式间建立匹配通道，实现对数据的缓存；缓存后的纯粹图像数据在FPGA内经 数据打包单元�？槭迪纸虬蟂MPTE274标准的1080i高清晰视频数据包 格式；打包后的视频数据流通过视频编码器(专用视频编码芯片)ADV7300A 对其进行编码。通过单片机和ADV7300A芯片的I2C接口通讯，最终实现高清 晰模拟视频图像显示。
本实用新型实现了在CCD相机帧频可变条件下的高清晰视频显示，具有实
时性好的优点且对不同分辨率CCD相机均适用。
图1为本实用新型的原理示意图。
图2为本实用新型的外同步脉冲信号产生示意图。
图3为本实用新型数据抽取�？榈牧鞒掏�。
附图中的标号名称EXSYNC——相机外同步脉冲信号，twSYNC——最小同步 脉冲。
具体实施方式
以下结合附图对本发明作进一步详细描述
图l为本实用新型的原理示意图，该装置包括单片机、FPGA、 CCD相机、SRAM缓存芯片和视频编码器,所述FPGA包括相机控制单元、FIFO存储器、数 据抽取单元、SRAM控制器和数据打包单元；单片机通过串口接收外部数据信息 和波门位置信息，其中外部数据信息包括飞行高度//，飞行速度v，经度信息， 纬度信息，单片机分别连接相机控制单元、数据抽取单元和视频编码器，单片机 将接收到的外部数据信息计算后得到相机帧频值，然后把相机帧频值送给相机控 制单元，并将接收到的波门位置信息送给数据抽取单元，单片机与视频编码器相 连接，通过单片机实现对视频编码器的控制；相机控制单元与CCD相机相连接， 相机控制单元根据相机帧频值产生相机外同步脉冲信号，通过该相机外同步脉冲 信号来控制相机帧频；CCD相机数据直接输出到FIFO存储器，通过FIFO存储 器将相机数据写入数据抽取单元；数据抽取单元根据波门位置信息对数据进行抽 �。殉槿〉玫降氖菔涑龅絊RAM缓存芯片中缓存，其中SRAM缓存芯片通 过SRAM控制器进行读写操作，通过SRAM控制器，把数据抽取单元的数据送 入SRAM缓存芯片中缓存，然后通过SRAM控制器，从SRAM缓存芯片中读出 数据输出到数据打包单元；数据打包单元将缓存后的数据打包为高清晰视频数据 格式，数据打包单元的输出端接视频编码器的输入端，从而实现对打包后的视频 数据编码显示，视频编码器的输出端输出视频显示输出信号。
单片机MCU接收外部数据信息，根据数据信息实时计算得到相机帧频；将 计算得到相机帧频值输入至FPGA，在FPGA内构造相机控制单元，该控制单元 产生相机外同步脉冲信号并输入至CCD相机，CCD相机在FPGA的控制下，输 出连续数据流；CCD输出的连续数据流通过FPGA的FIFO存储器进入FPGA的 数据抽取单元，采用局部选择技术实现波门位置可变的数据实时抽取以便于对感
兴趣区域的实时观测；抽取后的数据输入至SRAM缓存芯片，在FPGA内构造 SRAM控制器，采用乒乓缓存的结构为变频的CCD图像数据和恒速的视频编码 格式间建立匹配通道，实现对数据的缓存；缓存后的纯粹图像数据在FPGA内经 数据打包单元�？槭迪纸虬蟂MPTE274标准的1080i高清晰视频数据包 格式；打包后的视频数据流通过视频编码器(专用视频编码芯片)ADV7300A 对其进行编码。通过单片机和ADV7300A芯片的I2C接口通讯，最终实现高清 晰模拟视频图像显示。
根据装置的功能和设计要求，提出了以可编程逻辑器件+单片机(FPGA+MCU)相结合的硬件平台。由于该装置实时性要求非常高，同时，需 要进行大量数据的吞吐(高达80MHz)，对于现有的处理器，进行如此大吞吐量 的数据并实时处理是非常困难的。因此，装置中选用FPGA构造专门的处理单元， 一方面可以利用器件丰富的I/O管脚完成数据吞吐，另一方面可以利用它来提高 实时性；由于装置中需要不断接收外部串口发来的数据信息并进行一些基本的运 算处理，其中还涉及到一些浮点运算，FPGA在这方面具有很大的不足， 一方面 实现浮点运算需要大量资源，而且非常困难；另外对于串口接收方面也不方便。 从这些因素及其经济效率角度考虑，装置中还选用了一个单片机(MCU)来完 成串口接收、数据运算及一些其它方面的辅助控制。基于此，该装置采用以FPGA 为处理核心、以MCU为辅的硬件平台。
MCU单片机主要实现以下三大功能接收外部串口的数据信息计算相机帧 频；接收外部波门位置信息并输入至FPGA;对视频编码器的控制。
功能一，MCU接收外部数据信息(经度信息，纬度信息，飞行高度//，飞 行速度v)，根据信息计算得到当前相机帧频值。由于数据刷新率较高，MCU接 收数据的准确性是保证后续工作精确稳定的前提条件。MCU对数据的接收主要 有查询和中断两种方式。在接收数据为不确定性的条件下，若采用查询方式会过 多地占用单片机资源，效率低，且在单片机处理其他任务时容易造成数据的丢失。 因此，采用中断方式接收外部数据，不仅可以提高CPU效率，还能够实时完成 对数据的接收。通过实时接收的外部数据信息，MCU根据公式(1)计算得到随 飞行高度和速度实时改变的相机帧频。然后，将得到的帧频数值输入至FPGA。
CCD相机帧频的计算公式如下
7.2//tan(7)(l-^)
其中/为CCD相机帧频值，//为飞行高度，v为飞行速度，a为视场角，& 为航向相邻画幅(航向)重叠率，这里取&=60%，『60°计算。
功能二，接收外部发来的波门位置信息并输入至FPGA。为便于对感兴趣区 域的实时观测，需要实时动态调整波门位置信息。因此，可将波门位置信息(行 宽，列宽，行起始地址和列起始地址)依次写入单片机，并通过并口输入至FPGA。
功能三，实现对视频编码器的控制。通过单片机的fc总线接口，实现和视频编码器芯片的通讯，通过对芯片内部寄存器的正确配置，实现视频编码的现实 输出。
FPGA包括五个单元相机控制单元、FIFO存储器、数据抽取单元、SRAM 控制器和数据打包单元。
其中相机控制单元用于产生相机外同步脉冲信号。 该单元首先接收单片机计算的相机帧频值；
然后利用FPGA在进行复杂时序逻辑控制方面的优越性，根据帧频值得到相 机外同步脉冲信号的脉宽，即产生相机外同步脉冲信号EXSYNC。例如单片机根 据当前信息计算帧频为0. 25fps (frame per second),则说明拍摄间隔为4s， 即要产生该帧的外同步脉冲信号EXSYNC的脉宽为4s。假设相机以外同步脉冲信 号EXSYNC的下降沿作为相机的触发信号，则根据上述的计算结果，产生的EXSYNC 的外同步脉冲信号如图2所示。
需要注意的是，在相机使用EXSYNC的下降沿作为触发的同时，必须保证最 小同步脉冲twSYNC的脉宽至少为100ns。
最后，将产生的相机外同步脉冲信号EXSYNC传输给CCD相机，则CCD相 机在外同步脉冲的触发下，最终输出相机数据。
因此，整个相机控制工作流程如下
首先，MCU接收外部数据信息(飞行高度//，飞行速度v，经度信息，纬 度信息)，根据公式(1)计算得到当前相机帧频值； 然后，将得到的帧频数值输入至FPGA;
再利用FPGA在进行复杂时序逻辑控制方面的优越性，根据接收的相机帧频 值产生相机外同步脉冲信号EXSYNC，并将该相机外同步脉冲信号传输给CCD相 机；
最后，CCD相机在相机外同步脉冲的触发下，相机开始积分(曝光)，积分 完毕后，在像素时钟的控制下，产生所需的�。械韧叫藕牛嗷莘娇芍� 行输出。
FIFO存储器用于缓存CCD相机的输出数据，然后将该数据传输给数据抽取 单元。
数据抽取单元用于实现对原始CCD相机数据的实时抽取。图3为数据抽取单元的流程图
步骤一，单片机接收外部波门位置信息；
步骤二，将MCU接收的当前波门位置信息通过并口输入至FPGA中的数据抽 取单元；
步骤三，在数据抽取单元内部构造专用寄存器和计数器以保存接收的波门位
置信息；专用寄存器用于寄存行起始地址、列起始地址、行宽和列宽；计数器则 分别用来实现对图像的行、列计数；在数据抽取单元内构造波门判别函数以实现 对原始CCD图像数据的检测，即判断当前数据位置是否属于在波门位置内； 其中判别函数的实现方式如下
假设行起始地址为16，列起始地址为128，行宽为1920，列宽为1080，则 行地址在16到16+1920的范围，且列地址在128+1080的范围内时，判别函数为 真，否则为假；
步骤四，根据波门判别函数以实现对原始CCD图像数据的保留与舍弃；具 体法则如下如判别函数为真，即当前计数值在波门位置信息范围内时，对于图 像数据予以抽�。裨蛴枰陨崞皇凳背槿『蟮耐枷袷莘直媛蚀笮∮敫咔逦� 频有效数据分辨率相同。
SRAM控制器用于实现FPGA对SRAM缓存芯片的读/写控制。这里缓存芯 片采用Cypress公司生产的SRAM芯片，型号为CY7C1010DV33。虽然实时抽 取后保留下的数据分辨率大小与高清晰视频有效数据分辨率相同，但两者在速率 和帧频上都不相等，相机数据速率为80MHz，帧频为变量，高清晰视频数据格 式选择速率为74. 25MHz，帧频为30帧/秒，每帧分为奇场和偶场的格式，因此 需要为变频的CCD图像原始数据和恒速的视频编码之间构造一个适应通道。这 里，采用双片SRAM缓存结构，通过FPGA对SRAM的读写操作和地址的控制， 完成对数据流的无缝缓冲和处理。
数据打包单元实现将缓存后的数据打包为高清晰视频数据格式。由于从数据 缓存模块读出的是纯粹图像数据，因此需在FPGA内将读出数据打包为高清晰视 频数据格式。考虑到在系统中对拍摄细节信息精度要求高，这里选用符合 SMPTE274标准的1080i高清晰模拟视频格式输出。它有以下主要特点 1)有效数据分辨率为1920X1080，有三个正交分量(亮度分量Y，第一色度分量G和第二色度分量Cf )，并按4: 2: 2的复合格式传送，采样时钟速率为
74. 25MHz。
2) 两个定时基准信号，分别为视频数据信号SAV (Start of Active Video),视频 数据块结束信号EAV (End of Active Video )。
3) 帧频为30帧/秒，每帧扫描1125行。 一帧数据分作奇偶两�。由弦恢〉� 1124行到本帧的560行是奇�。渲猩现�1124行到本帧20行是奇场消隐期， 从21行到560行是奇场有效行；从本帧561行到1123行是偶�。渲�561到 583行是偶场消隐期，584到1123行为偶场有效行。
4) 三个同步输入信号场同步信号F、行同步信号H和消隐同步信号V。对数据 进行打包实际就是用FPGA产生包头信息、消隐期的填充数据以及亮度分量Y
的数据和第一色度分量G，第二色度分量c;的数据复合，再进一步将视频数据
和包头信息、填充数据合并，最终产生符合上述定义格式标准的数据包。
在具体实现过程中，FPGA要设计两个计数器， 一个用来对行进行行计数， 一个用来对每行的像素进行计数。根据两个计数器的值，在相应的地方写上包头 信息，在消隐期填上填充数据，而在有效行的有效像素期，FPGA的输出来自 SRAM缓存芯片输出的原始相机数据。这样，在FPGA里的视频数据复合成模
块，用74.25MHz的时钟将亮度分量Y和第一色度分量G，第二色度分量C,分
量按格式要求的4: 2: 2格式复合成高清晰视频数据流。
视频编码器实现对打包单元输出视频数据的编码显示。这里选用视频编码芯 片ADV7300A实现对打了包后的视频数据流进行编码。打包后的数据经 ADV7300A内部的双向二进制同步串行总线(fC总线)传输，通过MCU对视 频编码器ADV7300A内部读写寄存器的正确配置，最终实现高清晰模拟视频实 时显示。
9
权利要求1、一种CCD视频实时显示装置，其特征在于该装置包括单片机、FPGA、CCD相机、SRAM缓存芯片和视频编码器，所述FPGA包括相机控制单元、FIFO存储器、数据抽取单元、SRAM控制器和数据打包单元；单片机通过串口接收外部数据信息和波门位置信息，单片机分别连接相机控制单元、数据抽取单元和视频编码器，单片机将接收到的外部数据信息计算后得到相机帧频值，然后把相机帧频值送给相机控制单元，并将接收到的波门位置信息送给数据抽取单元，单片机与视频编码器相连接，通过单片机实现对视频编码器的控制；相机控制单元与CCD相机相连接，相机控制单元根据相机帧频值产生相机外同步脉冲信号，通过该相机外同步脉冲信号来控制相机帧频；CCD相机数据直接输出到FIFO存储器，通过FIFO存储器将相机数据写入数据抽取单元；数据抽取单元根据波门位置信息对数据进行抽�。殉槿〉玫降氖菔涑龅絊RAM缓存芯片中缓存，其中SRAM缓存芯片通过SRAM控制器进行读写操作，通过SRAM控制器，把数据抽取单元的数据送入SRAM缓存芯片中缓存，然后通过SRAM控制器，从SRAM缓存芯片中读出数据输出到数据打包单元；数据打包单元将缓存后的数据打包为高清晰视频数据格式，数据打包单元的输出端接视频编码器的输入端，从而实现对打包后的视频数据编码显示，视频编码器的输出端输出视频显示输出信号。
2、如权利要求1所述的一种CCD视频实时显示装置，其特征在于SRAM缓 存芯片为双片SRAM缓存结构。
专利摘要一种CCD视频实时显示装置，属视频实时显示领域。该装置包括单片机，FPGA，CCD相机，SRAM缓存芯片和视频编码器，所述FPGA包括相机控制单元，FIFO存储器，数据抽取单元，SRAM控制器和数据打包单元；单片机分别连接相机控制单元、数据抽取单元、视频编码器，相机控制单元与CCD相机相连，CCD相机数据输出至FIFO存储器缓存后输入至数据抽取单元，通过数据抽取单元输出至SRAM缓存芯片，SRAM缓存芯片通过SRAM控制器实现读写操作并输出至数据打包单元，数据打包单元连接视频编码器。本实用新型实现了在CCD相机帧频可变条件下的高清晰视频显示，具有实时性好的优点且对不同分辨率CCD相机均适用。
文档编号G01C11/00GK201251437SQ20082018690
公开日2009年6月3日 申请日期2008年9月12日 优先权日2008年9月12日
发明者陈苏婷 申请人:南京信息工程大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
