专利名称：一种进行多通道数字频率测量的方法及fpga装置的制作方法
技术领域：
本发明涉及仪器数字检测技术领域，尤其涉及一种进行多通道数字频率测量的方法及FPGA装置。
背景技术：
多通道数字频率计在天文学、物理学以及生物医学等许多领域均有应用，作为石油仪器的检测设备在石油石化行业中也具有很大的应用空间。随着石油仪器设备自主研发的深入，国内适用井下工作环境的压力计、温度计等传感器产品快速发展，同时对相应的石油仪器检测设备需求也大幅增加，由于市场缺乏配套的检测设备造成国产石油仪器成品检验效率低下。多通道数字频率计作为石油仪器的检测设备在石油石化行业中应用市场尤为宽广。以往我国石油石化领域中的高精尖仪器设备主要依赖进口国外石油仪器生产厂商的产品，往往是价格昂贵，大幅度的增加了生产成本。随着近几年国家关于研发我国自主知识产权的鼓励政策出台，加大自主研发石油仪器设备的投入，带动起国内井下耐高温耐高压高精度压力、温度计等井下仪器研发领域的快速发展，因此，对于相应的石油仪器检测设备的需求也大幅增加，由于市场相关配套的检测设备匮乏造成国产石油仪器成品检验的效率低下。较之其他多通道数字频率计实现，现有技术存在一种多通道数字频率计，其为使用整型电路，通过闸门电路、计时器、单片机等技术实现多通道数字频率计的技术方案，但其为定制电路，存在成本高，而门电路数目有限的缺点。综上可见，如何以较低成本实现多通道数字频率计，这是目前亟待解决的一个技术问题。
发明内容
本发明实施例提供一种进行多通道数字频率测量的方法及FPGA装置，以提供一种以较低成本实现多通道数字频率计的技术实现方案。一方面，本发明实施例提供了一种进行多通道数字频率测量的方法，所述进行多通道数字频率测量的方法包括通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬浚袢〔饬拷峁唤霾饬拷峁媳ǜ衔换�。优选的，在本发明一实施例中，所述通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号之前，所述方法还包括利用所述FPGA中的译码�？榛袢〔饬靠刂泼睿桓菟霾饬靠刂泼羁刂贫嗤ǖ朗淙胪ǖ澜醒《ǖ纪ǎ曰袢《嗤ǖ辣徊庖瞧鞯牟饬啃藕�。优选的，在本发明一实施例中，所述利用所述FPGA中的频率计数模块对所述测量信号进行计数测量之前，所述方法还包括利用所述FPGA中的中值滤波�？槎曰袢〉乃�、测量信号进行滤波处理，以去除信号噪声。优选的，在本发明一实施例中，所述利用所述FPGA中的中值滤波模块对获取的所述测量信号进行滤波处理，包括利用所述FPGA中的中值滤波�？椋ü致呒缏罚捎弥兄德瞬ǚ椒ǘ曰袢〉乃霾饬啃藕沤新瞬ù�。优选的，在本发明一实施例中，所述采用中值滤波方法对获取的所述测量信号进行滤波处理，包括以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或I置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决若结 果大于半数，则输出端口输出I ;如小于表决数的一半，则输出端口输出0 ;每一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。另一方面，本发明实施例提供了一种进行多通道数字频率测量的FPGA装置，所述进行多通道数字频率测量的FPGA装置包括频率计数�？椋糜谕ü鼺PGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果；串口通信�？椋糜诮霾饬拷峁媳ǜ衔换Ｓ叛〉模诒痉⒚饕皇凳├校鼋卸嗤ǖ朗制德什饬康腇PGA装置还包括译码�？楹涂刂破髂？椋谒銎德始剖？橥ü鼺PGA获取多通道被测仪器的测量信号之前，所述译码�？榛袢∷隹刂破髂？椴饬靠刂泼睿菟霾饬靠刂泼羁刂贫嗤ǖ朗淙胪ǖ澜醒《ǖ纪ǎ曰袢《嗤ǖ辣徊庖瞧鞯牟饬啃藕�。优选的，在本发明一实施例中，所述进行多通道数字频率测量的FPGA装置还包括中值滤波�？椋谒銎德始剖？槔盟鯢PGA中的频率计数�？槎运霾饬啃藕沤屑剖饬恐埃鲋兄德瞬？槎曰袢〉乃霾饬啃藕沤新瞬ù恚匀コ藕旁肷�。优选的，在本发明一实施例中，所述中值滤波�？椋糜诶盟鯢PGA中的中值滤波�？椋ü致呒缏罚捎弥兄德瞬ǚ椒ǘ曰袢〉乃霾饬啃藕沤新瞬ù怼Ｓ叛〉模诒痉⒚饕皇凳├校鲋兄德瞬？椋徊接糜谝�7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或I置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决若结果大于半数，贝1J输出端口输出I ;如小于表决数的一半，贝1J输出端口输出0 ;—次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。上述技术方案具有如下有益效果因为采用通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬浚袢〔饬拷峁唤霾饬拷峁媳ǜ衔换募际跏侄危源锏搅巳缦录际跣Ч峁┝艘恢忠越系统杀臼迪侄嗤ǖ朗制德始频募际跏迪址桨�。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例一种进行多通道数字频率测量的方法流程图；图2为本发明实施例一种进行多通道数字频率测量的FPGA装置结构示意图；图3是本发明应用实例FPGA系统功能方框结构示意图；图4是本发明应用实例控制器模块结构示意图；图5是本发明应用实例控制器�？橹鞒绦蛄鞒掏迹煌�6是本发明应用实例频率计数�？榻峁故疽馔迹煌�7是本发明应用实例精确计数频率计主控结构图； 图8是本发明应用实例仿真时序图；图9是本发明应用实例中值滤波�？榻峁故疽馔迹煌�10是本发明应用实例中值滤波�？橥悸呒缏肥疽馔迹煌�11是本发明应用实例通信�？榇淞咏峁故疽馔�。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图I所示，为本发明实施例一种进行多通道数字频率测量的方法流程图，所述进行多通道数字频率测量的方法包括101、通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；102、利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬浚袢〔饬�
结果;103、将所述测量结果上报给上位机。优选的，所述通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号之前，所述方法还包括利用所述FPGA中的译码模块获取测量控制命令；根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的测量信号。优选的，所述利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬恐埃龇椒ɑ拱ɡ盟鯢PGA中的中值滤波�？槎曰袢〉乃霾饬啃藕沤新瞬ù恚匀コ�"[目号噪声。优选的，所述利用所述FPGA中的中值滤波�？槎曰袢〉乃霾饬啃藕沤新瞬ù恚ɡ盟鯢PGA中的中值滤波�？椋ü致呒缏罚捎弥兄德瞬ǚ椒ǘ曰袢〉乃霾饬啃藕沤新瞬ù�。优选的，所述采用中值滤波方法对获取的所述测量信号进行滤波处理，包括以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或I置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决若结果大于半数，贝1J输出端口输出I ;如小于表决数的一半，贝1J输出端口输出0 ;每一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。对应于上述方法实施例，如图2所示，为本发明实施例一种进行多通道数字频率测量的FPGA装置结构示意图，所述进行多通道数字频率测量的FPGA装置2包括频率计数�？�21，用于通过FPGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果；串口通信�？�22，用于将所述测量结果上报给上位机。优选的，所述进行多通道数字频率测量的FPGA装置还包括译码�？楹涂刂破髂？椋谒銎德始剖？橥ü鼺PGA获取多通道被测仪器的测量信号之前，所述译码�？榛袢∷隹刂破髂？椴饬靠刂泼睿菟霾饬靠刂泼羁刂贫嗤ǖ朗淙胪ǖ澜醒《ǖ纪ǎ曰袢《嗤ǖ辣徊庖瞧鞯牟饬啃藕拧Ｓ叛〉模鼋卸嗤ǖ朗制德什饬康腇PGA装置还包括中值滤波�？椋谒銎德始剖？槔盟鯢PGA中的频率计数�？槎运霾饬啃藕沤屑剖饬恐埃鲋兄德瞬？槎曰袢〉乃霾饬啃藕沤新瞬ù恚匀コ藕旁肷�。优选的，所述中值滤波�？椋糜诶盟鯢PGA中的中值滤波�？椋ü致呒缏罚捎弥兄德瞬ǚ椒ǘ曰袢〉乃霾饬啃藕沤新瞬ù�。优选的，所述中值滤波�？椋徊接糜谝�7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或I置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决若结果大于半数，则输出端口输出I ;如小于表决数的一半，贝1J输出端口输出0 次判决完成后,整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。本发明实施例上述方法和装置技术方案具有如下有益效果因为采用通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬浚袢〔饬拷峁唤霾饬拷峁媳ǜ衔换募际跏侄危源锏搅巳缦录际跣Ч峁┝艘恢忠越系统杀臼迪侄嗤ǖ朗制德始频募际跏迪址桨�。本发明实施例使用先进的可编程门阵列逻辑设计技术，采用单逻辑芯片实现多通道独立精确计数及测量控制的多通道虚拟频率计仪器，具有可操作性强、体系结构逻辑单元灵活、集成度高等特点，可以填补我国石油仪器多通道频率检测的空白。FPGA (FieldProgrammable Gate Array)是一种微电子领域被广泛使用的可编程逻辑器件,作为专用集成电路(ASIC)的一种半定制电路，它即解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺点。随着半导体工艺的进步，FPGA的成本不断降低，性能也有了显著提升，同时不断集成一些新的硬件资源，如内嵌DSP、内嵌RAM块、锁相环PLL、高速外部存储器接口等。以下结合附图及应用实例对本发明上述实施例作进一步详述本发明应用实例基于可编程门阵列(FPGA)的多通道虚拟频率计的计数部分使用的是由ALTERA公司生产的Cyclone III EP3C10E144C8芯片实现，以下描述中的控制器模块、频率计数�？�、中值滤波�？�、译码�？�、串口通信�？槭褂肰erilog HDL硬件编程语言实现，上位PC机运行的控制软件使用Borland C++ Builder进行编写，实现对系统的控制和显示功能。基于可编程门阵列实现的多通道虚拟数字频率计的整体设计�？槿缤�3所示。控制器�？槭窍低车暮诵牟糠郑缤�4所示，由外部有源50MHz晶体振荡器产生FPGA的时钟信号；低电平启动控制startn和单次频率测量控制single信号作为输入端口与串口通信、�？榈慕邮詹糠至樱淙胱刺缮衔换闹噶羁刂疲黄德始剖兄械拿π藕舃usy由32组频率测量�？榈募剖崾藕臩TART共同异或后取反得到，busy为高电平I表示所有32组频率计数�？榧剖崾耸笨煞⑺图剖峁籆LR为清零信号、CL为频率计数�？榈脑ぶ妹趴匦藕牛珻L信号产生一个下降沿后开始发送CLKOUT信号到串口通信�？榉⑺筒糠值腤R端口，控制数据的发送；9位SEL[8. . 0]用于输出32组频率计数�？榈氖莸刂繁嗦耄扛瞿？槭菡加�8个地址，共计256组数据地址，数据传输时在使能信号的控制下依次导通32组频率计数�？橹鸶龅刂贩⑺褪莸缴衔换� 。由50MHz时钟信号分频产生频率为IMHz的clklM信号，作为其他事件的时钟触发源。间隔1250个clklM时钟周期(即间隔约I. 25ms)后产生一个clk_equ信号，clk_equ信号的上升沿为控制器�？槟诓恐骺刂瞥绦虻拇シ⒃矗骺刂瞥绦蚍娇蛲既缤�5所示。频率计数�？槿缤�6所示，系统采用32组完全相同的计数模块，以其中一组为例阐述其工作原理。基于传统测量原理的频率计的测量精度将随被测信号频率的下降而降低，即测量精度随被测信号的频率变化而变化，使用中具有较大的局限性。而本设计采用的频率计数法针对不同的测量频率控制采样门的宽度，使频率计数�？榭梢栽谡霾饬糠段诰哂邢嗟鹊木菲德什饬烤�。如图7所示，预置门控信号CL由控制器�？榉⒊觯珺ENA和ENA分别是两个可控的32位高速计数器的计数允许信号端，高电平有效。外部50MHz标准晶振源从时钟信号输入端BCLK输入，用Fclk来代表其频率；经中值滤波�？檎魏蟮谋徊庑藕糯有藕偶觳舛丝赥CLK端输入，用Fx来代表其频率。频率测量开始前，进行初始化操作，首先发出一个清零信号CLR，使两个计数器和D触发器置零并且D触发器通过信号ENA禁止两个计数器计数。由控制器模块发出允许测量命令，即令预置门控信号CL为高电平，这时D触发器要一直等到被测信号的上升沿通过时，Q端才被置I (此时START为高电平)，与此同时启动两个计数器，进入如图8所示的START高电平时间段内，当预置门控信号CL变为低电平时，两个计数器并没有停止计数，而是一直等到随后而至的被测信号的上升沿到来时，才通过D触发器将这两个计数器同时关闭。由图8可见，CL的宽度和发生时间都不会影响计数使能信号(START)允许计数的周期总是恰好等于待测信号TCLK的完整周期数，确保了 TCLK在任何频率下都能保持恒定的精度。这里假设在预置门时间内对被测信号计数值为Nx，对时钟源的计数值为Nclk，则有关系式Fx/Nx=Fclk/Nclk，所以被测信号的频率计算公式为Fx= (Fclk/Nclk) *Nx。由于多通道脉冲测量，存在信号间相互串扰的问题，FPGA在信号的读取时会把本应为高电平I的信号误读为低电平0，会造成频率测量结果的增加，产生较大误差。系统的中值滤波�？榻饩隽苏庵指扇盼侍�。如图9所示，是本发明应用实例中值滤波�？榻峁故疽馔迹蝗缤�10所示，是本发明应用实例中值滤波�？橥悸呒缏肥疽馔计湓砦云嫖欢剖槌梢换翱冢看蝐lock上升沿时输入端口处的D触发器导通，输入信号din高电平为I、低电平为0，将其值放入数组最高位，并对数组中所有的奇数个二进制值变量进行多数判决运算，以确定相应的输出值，然后数组数据滚动右移一次，待下次clock上升沿时再将新的输入信号置入7位数组最高位，重复上述运算。对奇数位二进制数多数判决，在每次clock下降沿时输出端口 dout处的D触发器开通，判决结果若大于半数则输出端口输出为高电平I否则为低电平O，这种方式的效果等同于常规中值滤波方法进行数据排序后取中值的结果。本设计所采用的这种中值滤波方法相对于常规中值滤波进行数据排序后取中值的方法，在利用数字逻辑电路实现时，效率更高，运行速度更快。译码�？榈闹饕饔镁褪墙邮湛刂破髂？榈氖莸刂繁嗦牒蠼幸肼耄�32组使能信号EMTEN31 (低电平有效)分别控制每个频率计数�？榈亩脸觯�32组频率计数�？榘此承蛲瓿上嘤νǖ来庑藕诺钠德始剖亩脸�。串口通信�？榱尤缤�11所示，本发明与上位机采用UART即通用异步收发器通信方式，采用串口通信协议，UART发送部分将准备输出的并行数据，按照基本UART帧格式，转为TXD信号串行输出，这里串行化时的时钟信号只要使用对应要求的波特率的本地时钟即可，系统的波特率为9600bps。UART接收部分接收RXD串行信号，并将其转化为并行数据，收发设备间的时钟误差是会累计的，会导致接收数据不正确，本发明采用一个远高于波特率的、只有波特率时钟周期十六分之一的本地时钟信号对输入信号的RXD不断地采样，以不断的让接收器与发送器保持同步，其时钟由分频器产生。发送部分相传输数据组 成包括I位起始位、I位停止位、8位数据位，无奇偶校验位，共计10位数据，按传输速率为9600bit/S计算传送10位数据所需时间约为I. 04ms,发送控制信号WR由控制器�？榈氖涑龆丝� CLKOUT给出，每发生一个CLKOUT信号后发送一组十位数据，CLKOUT信号间隔I. 25ms，此时间满足10 bit数据发送需求。测量一次32通道待测频率共需要发送256组数据约266. 24mso上位PC机采用串口读取软件就可实现与本发明FPGA的通信，包括数据的读取显不与发送等。为验证本发明的实际测试效果，利用ALTERA公司的Cyclone III EP3C10E144C8FPGA芯片外接50MHz时钟源，通过不同的分频方式产生32种不同频率的信号作为待测信号，利用设计完成的虚拟仪器共进行六次测试实验，数据测量结果如下表I所示。每个通道的测量数据与该通道六次测量的均值基本相等，且每个通道六次测量后的方差很小，说明系统32通道同时测量的结果稳定程度很高，对于通道间信号的随机串扰抑制效果良好，达到了预期的设计目的。通 I '&、 g 2 次 S 3 次第 4、&、 5 r,次 3 6 ;> 漏 fi" f. >0
'M 中-tt: Hz 中.P:: Hz T-fiV； HzU -学.R: Hz eV1-iy]； Hz '〒均值^
!50002. 1权利要求
1.一种进行多通道数字频率测量的方法，其特征在于，所述进行多通道数字频率测量的方法包括 通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号； 利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬浚袢〔饬拷峁� 将所述测量结果上报给上位机。
2.如权利要求I所述进行多通道数字频率测量的方法，其特征在于，所述通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号之前，所述方法还包括 利用所述FPGA中的译码�？榛袢〔饬靠刂泼睿� 根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的 测量信号。
3.如权利要求I所述进行多通道数字频率测量的方法，其特征在于，所述利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬恐埃龇椒ɑ拱� 利用所述FPGA中的中值滤波�？槎曰袢〉乃霾饬啃藕沤新瞬ù恚匀コ藕旁肷�。
4.如权利要求3所述进行多通道数字频率测量的方法，其特征在于，所述利用所述FPGA中的中值滤波�？槎曰袢〉乃霾饬啃藕沤新瞬ù恚� 利用所述FPGA中的中值滤波�？椋ü致呒缏罚捎弥兄德瞬ǚ椒ǘ曰袢〉乃霾饬啃藕沤新瞬ù�。
5.如权利要求4所述进行多通道数字频率测量的方法，其特征在于，所述采用中值滤波方法对获取的所述测量信号进行滤波处理，包括 以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值O或I置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决若结果大于半数，则输出端口输出I ;如小于表决数的一半，则输出端口输出O ;每一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。
6.一种进行多通道数字频率测量的FPGA装置，其特征在于，所述进行多通道数字频率测量的FPGA装置包括 频率计数模块，用于通过FPGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果； 串口通信�？椋糜诮霾饬拷峁媳ǜ衔换�。
7.如权利要求6所述进行多通道数字频率测量的FPGA装置，其特征在于，所述进行多通道数字频率测量的FPGA装置还包括 译码�？楹涂刂破髂？椋谒銎德始剖？橥ü鼺PGA获取多通道被测仪器的测量信号之前，所述译码�？榛袢∷隹刂破髂？椴饬靠刂泼睿菟霾饬靠刂泼羁刂贫嗤ǖ朗淙胪ǖ澜醒《ǖ纪ǎ曰袢《嗤ǖ辣徊庖瞧鞯牟饬啃藕�。
8.如权利要求6所述进行多通道数字频率测量的FPGA装置，其特征在于，所述进行多通道数字频率测量的FPGA装置还包括 中值滤波�？椋谒銎德始剖？槔盟鯢PGA中的频率计数�？槎运霾饬啃藕沤屑剖饬恐埃鲋兄德瞬？槎曰袢〉乃霾饬啃藕沤新瞬ù恚匀コ藕旁肷�。
9.如权利要求8所述进行多通道数字频率测量的FPGA装置，其特征在于， 所述中值滤波�？椋糜诶盟鯢PGA中的中值滤波模块，通过数字逻辑电路，采用中值滤波方法对获取的所述测量信号进行滤波处理。
10.如权利要求9所述进行多通道数字频率测量的FPGA装置，其特征在于，所述中值滤波�？椋徊接糜谝�7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或I置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决若结果大于半数，则输出端口输出I ;如小于表 决数的一半，则输出端口输出0 ;—次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。
全文摘要
本发明实施例提供一种进行多通道数字频率测量的方法及FPGA装置，所述进行多通道数字频率测量的方法包括通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；利用所述FPGA中的频率计数�？槎运霾饬啃藕沤屑剖饬浚袢〔饬拷峁唤霾饬拷峁媳ǜ衔换�。所述进行多通道数字频率测量的FPGA装置包括频率计数�？椋糜谕ü鼺PGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果；串口通信�？椋糜诮霾饬拷峁媳ǜ衔换�。本发明实施例可以提供一种以较低成本实现多通道数字频率计的技术实现方案，具有可操作性强、体系结构逻辑单元灵活、集成度高等特点，可以填补我国石油仪器多通道频率检测的空白。
文档编号G01R23/10GK102749510SQ20121024233
公开日2012年10月24日 申请日期2012年7月12日 优先权日2012年7月12日
发明者刘涛, 双凯, 施维岳 申请人:中国石油大学(北京)
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
