专利名称：基于相移电子散斑干涉技术预测集成电路工作寿命的方法
技术领域：
本发明涉及集成电路试件可靠性分析与寿命预测领域，特别涉及一种基于相移电 子散斑干涉技术预测集成电路工作寿命的方法。
背景技术：
随着电子技术的发展，电子集成电路试件新品种越来越多，可靠性试验技术难度 越来越大，各种试验检测装置、试验检测技术、试验评价方法也在不断的发展。目前集成电 路试件芯片的工作寿命的预测主要是选择加速寿命试验中测试电学参数的变化作为失效 判据来计算失效激活能，进而通过有限元模拟来推算芯片工作寿命。由于加速寿命试验过 程中集成电路试件芯片的电学参数时刻发生着变化，因此要正确测量只能待加速寿命试验 完成以后才能准确测量参数值，因此测试时间相对较长，测试过程比较复杂。另外，有限元 分析模拟评估集成电路试件芯片的可靠性是根据芯片工作的环境进行模拟，但是由于在实 际工作中，环境因素交多，模拟计算存在较大的误差，不能较为准确的评估芯片现场工作寿 命。
发明内容
本发明所要解决的技术问题是提供一种基于相移电子散斑干涉技术预测集成电 路工作寿命的方法，该方法能够预估出集成电路试件工作寿命，并具有高精度，高灵敏度， 抗干扰强，测试方便，测试时间短的优点。为解决上述问题，本发明所设计的基于相移电子散斑干涉技术预测集成电路工作寿命的方法，其特征是包括如下步 骤1)建立一套基于相移电子散斑技术的光学测试平台，并将集成电路试件放置在搭 建好的光学测试平台上，利用温控系统给集成电路试件施加序进的温度应力，同时给试件 施加正常水平的恒定电应力；2)测试五步位移的光强，并通过下述公式求解出集成电路试件表面的任一点的包
裹相位值P’ O,力 式中，五步相移的相位调制分别_2α，-α ,0, α ,2α , α为每步相移量，IiG = 1， 2,3,4,5)为每步的光强；之后再进行解包裹运算，得到真实的相位值识(X，力；3)根据下述公式得出离面位移值 式中，As(X，y)为任意一点的离面位移值，为解包裹后的真实相位值，λ为 激光波长；4)结合温度施加过程得出离面位移与温度的曲线关系，由此判断集成电路试件的 寿命长短。为了能够对所测集成电路试件的工作寿命进行进一步预测，从而得出其工作寿命 的具体时间，上述步骤4)还包括有如下步骤①根据所得离面位移数据，拟合In(ASZT2Stl)和-1/Τ曲线，即 w Δ5 , , Q.l . WnVm、 其中A' =Α/\，A为一常数值，Stl为芯片表面初始位移值，AS为离面位移值，T 为测试时的温度，k波尔兹曼常数，j为电流密度，V为工作电压值，η为电流密度幂指数因 子，m为电压幂指数因子，Q为失效激活能，β为温度变化率；上述曲线即为失效机理一致判 别曲线，该曲线的拐点位置为失效机理变化的温度点，由此即可得出失效机理一致的温度 范围；②通过下式提取出在失效机理一致的温度范围内集成电路试件的失效激活能； 其中，T1 T2和T3 T4为同一失效机理下的两个不同的时间段，Δ S1为T1 T2 区间内的离面位移，AS2为T3 T4区间段内的离面位移，S1为芯片表面T1时的位移值，S2 为芯片表面T3时的位移值，Q为失效激活能，k波尔兹曼常数，T为测试时的温度。③将上述求出的失效激活能代入下述寿命预测模型，即 得出不同温度Ti条件下集成电路试件的工作寿命τ，其中T' i T' 2温度范围 内集成电路的失效机理与常温工作环境温度Ti的失效机理一致，Q为失效激活能，β为温 度变化率，k为波尔兹曼常数，T为测试时的温度。上述方案所述温控系统最好为加热箱，集成电路试件一夹持件夹持放置在该加热 箱的内部，上述夹持件的夹持方法能够不影响集成电路试件的自由变形。上述方案所述光学测试平台最好为泰曼一格林干涉仪。上述方案所述步骤②中，在对集成电路试件的失效激活能进行提取时，还包括根 据离面位于数据对失效机理进行判别，保证集成电路试件在所施加的温度应力条件下失效 机理与常温工作条件的失效机理一致的步骤。与现有技术相比，本发明通过相移电子散斑干涉技术，测量集成电路试件封装表 面在温度加速寿命试验下的封装表面离面位移变化规律，确定失效点，并根据失效点离面 位移量和温度曲线关系计算失效激活能，最后根据建立的寿命预测模型对其寿命进行预 测。该方法可在测量集成电路试件芯片表面位移的同时测量整个表面的信息，并可实现在 线连续检测，同时测量更加准确；此外相移电子散斑干涉技术具有极高的相位测量准确性、较高的抗干扰特性、测量结果不受背景光强的影响等优点，非常适合进行电子封装应力及 热应变的分析测试，并且随着图像处理技术、计算机辅助数据处理技术的引入以及各种方 法的综合应用，可以实现自动测试。
图1为本发明优选实施例的原理示意图；图2为本发明优选实施例光学测试平台的结构图；图3为经过五步相移后所得的包裹相位图；图4为按行列解包裹相位所得的解包裹相位图；图5为校正后的真实相位图；图6为根据相位解包裹图所得的试件表面各点的离面位移值。
具体实施例方式图1为本发明一种基于相移电子散斑干涉技术预测集成电路工作寿命的方法，包 括如下步骤步骤一、建立一套基于相移电子散斑技术的光学测试平台，并将集成电路试件放 置在搭建好的光学测试平台上，利用温控系统给集成电路试件施加序进的温度应力，同时 给试件施加正常水平的恒定电应力。本发明的测量系统以光学干涉测量为基础，对连续表面微形貌进行测量。干涉条 纹是干涉场上光程差相同的点的轨迹，光程差S是干涉系统两条光路的几何路程1与相应 的介质折射率的乘积之差，即δ = 1ιηι-12η2(1)式中，I1和I2为两条光路的几何路程，Ii1和Ii2为两条光路的折射率。干涉条纹的 形状、间隔、以及位置的变化，均与光程差的变化有关，因此根据干涉条纹的变化，不但可以 直接测量长度以及折射率，而且可以间接测量与光程有确定关系的其他几何量及物理量， 例如角度、粗糙度、平面度、直线度、气体或者液体的含量、光学元件的面形、光学材料的内 部缺陷，粗糙表面形貌等，都可以用干涉方法进行高精度的测量。干涉测量的最大特点是它 具有很高的灵敏度及精度，现代科技的各个领域以及所有的光学工厂都以干涉作为有力的 测量根据。干涉计量本质上是以光波波长为单位来计量的，不同的测量方式存在较大的差 别，相移电子散斑技术干涉测量具有高精度、高灵敏度和抗干扰强优点，其缺点是难于在动 态测量中准确实现。传统的干涉测量精度较低，通常分辨率只能达到半个波长，抗干扰能力 低，易受环境影响，但具有直观简单的特点，能够用于在线动态检测。要精确的得到芯片在 加速寿命中的表面微形貌，相移干涉技术以其无接触、全场测量、高精度的优势成为本系统 设计首选。相移干涉技术即采用人为的方法在参考光中引入一已知的相位调制量，比较干 涉场中某一点在不同相位下的光强变化来求得被测物体的相位分布，这样一次测量就能直 接得到整个被测量表面的相位信息分布，极大的提高了测量效率。能够实现相移的方法可以是压电陶瓷晶体(PZT)法、电光晶体法、液晶相移器法、 旋转平晶法。本发明优选实施例的光学测试平台采用泰曼一格林干涉仪，即通过压电陶瓷
6晶体法来实现相移。泰曼一格林干涉仪的结构示意图如图2所示，其主要由激光器、第一 反射镜、扩束镜、分束棱镜、参考反射镜、压电陶瓷晶体、驱动电源、成像物镜、电耦合元件 (CCD)、图像采集卡和计算机组成。电耦合元件经图像采集卡与计算机的输入端相连，计算 机的输出端连接驱动电源，驱动电源与压电陶瓷晶体电连接。压电陶瓷晶体设置在参考反 射镜的后方，并与之联动。激光器发出的激光经第一反射镜反射后，由扩束镜扩束准直成一 束平行光。这束平行光经过分束棱镜分为两束，其一束平行光到达参考反射镜，再返回到分 束棱镜；另一束平行光经过被测试件平面反射后，再反射回到分束棱镜。上述两束返回光线 在分束棱镜处相干涉，产生光强按正弦规律分布的干涉条纹图像，最后干涉条纹图像经成 像物镜在电耦合元件通过图像采集卡捕获后由计算机采集得到。泰曼一格林干涉仪通过压电陶瓷晶体伸缩带动参考反射镜产生几分之一波长的 光程变化，设振动的瞬时振幅为Ii,则参考波前为 被测波面的波前为 式(2)和式(3)中，a为参考波前的振幅；b为被测波前的振幅；L是参考面和被测 面到合束镜的距离；W(x，y)是被测波面；k为波矢量，k = λ /2 π。当两束光波相遇后呈现明暗交替条纹现象即产生干涉，干涉条纹的光强分布为I(x, y, Ii) = a2+b2+2abcos2k[W(χ, y) -Ii] (4)上式中I(x，y, Ii)是Ii的余弦函数，用傅立叶级数可表示为I (χ, y, Ii) = a0+a1cos2kli+b1sin2kli (5)式中a(l是傅氏级数的直流项Ppb1分别是傅氏级数基波分量的系数。将式(4)的 三角函数展开I(x, y, Ii) = (a2+b2)+2abcos2kff(x, y) cos2kli+2absin2kff (χ, y)sin2kli(6)比较 式(5)和(6)可得
I由上式可以看出，被测表面的面形是由傅立叶系数的比值求得
W(x,y) = —aTctan-^-
2k (8)由于式(7)中存在三个未知量a，b，W(χ, y)，因此从方程中解出W(x，y)至少需要 采集三幅干涉图。对每一点(X，y)的傅立叶级数的系数，还可以用三角函数的正交性求得 为了便于实际的抽样检测，用和式代替积分，有 式中，η为参考反射镜振动一个周期中的抽样点数。于是，式(8)变为
为了讨论方便，此处设相位值Φ (x，y) = 2kff(x,y)。特殊地，取四步移相，即η = 4，使2铽=0，|,双,￥则 由于式(12)中含有减法和除法，干涉场中的固定噪声和面阵探测器的不一致性 影响可以自动消除，这是相移干涉技术的一大优点。公式(11)中求出的W(x，y)还不能正 确的表示被测物表面的相位信息，因为由干涉条纹的周期性可知，任何大于+ η小于-η的 相位值都将被截断在此区间+η]之内，相位恢复是所有基于相位测量技术所面临的 共同问题。本发明所使用的相移技术可以是时间相移，同时也可以是空间相移，相移干涉测 量是以光波波长为单位来计量的，不同的相移技术达到的相移精度不同，从计算时间和精 度综合考虑，本发明采用五步相移，即计算机发出控制信号至驱动电源去驱动压电陶瓷晶 体的形变，由此带动参考反射镜在相对于分束棱镜的方向上移动。采用五步相移方法，能够 较好的测量芯片表面离面位移，精度可以达到λ/20。温控系统为加热箱。被测试件即集成电路试件放置在该加热箱的内部。温控系统 给集成电路试件施加的是温度应力可以是恒加温度应力、序加温度应力、或步加温度应力 等。由于序加应力随时间的曲线为一条上倾斜的直线，整个温度变化过程中始终保持同一 曲率，因而具有高效率、成本低等优点，本发明优选实施例中，温控系统给集成电路试件施 加的是序进的加速温度应力。步骤二、测试五步位移的光强，并通过下述公式求解出集成电路试件表面的任一 点的包裹相位值公(U)
炉(χ,力=^·你，少W4(U)_}(13)
Sina 2/3 (x, y) -15 (χ, y) -11 (χ, y)式中，五步相移的相位调制分别_2α，-α ,0, α ,2α , α为每步相移量，IiG = 1， 2,3,4,5)为每步的光强；之后再进行解包裹运算，得到真实的相位值识(1,力。相位调制技术无论是相移调制还是傅立叶变换法所求得的相位包裹值都是通过
8反正切函数求得而来，故其相位值始终在-π /2 + π /2之间，与实际相位值存在着2 π整 数倍的差值，必须对其进行相位解包裹使其恢复原值，才能通过正确的真实的相位值求出 相关的信息。理想的相位解包裹(PhaseUnwrapping)可以通过Takeda提出的行列逐点算法 来实现，但是在测量过程中由于不可避免噪声问题会使测量值中引入噪声点，使用行列解 包裹时，在噪声点处解包裹将产生误差，并且随着解包裹的逐步展开会将噪声点带来的误 差按行或者列依次传递下去，从而造成全局误差，在相位解包裹图的结果中将出现“拉线” 现象。因此，为了消除拉线现象，人们在行列解包裹算法的基础上进行了很多算法研究如 谢捷如，崔海华针对传统枝切截断相位解缠算法受残差检测理论缺陷的影响，在总结枝切 截断法和质量图导向法基础上，提出调制度预处理，对于一些背景噪声严重的情况，调制度 预处理的方法提高了相位解缠的鲁棒性；杨亚良，吴兰提出基于傅里叶变换的确定性相位 解包裹算法是一种与路径无关、去噪快速、高精度相位解包裹方法。这些算法虽然在一定程 度上对相位解包裹有很大的改进，但是大多都是针对某一种特定噪声源或者噪声区域大小 而解决，同时存在算法繁杂、计算量大的特点，局限在于只适合某种单一情况，不具备普遍 性。上述各种算法在解包裹时都是解包裹相位时先找出误差点后去除误差点或者绕过误差 点进行包裹算法，存在一个计算繁杂问题，本发明通过分析误差传递的原因，给出了一种简 单省时的算法，先用行列解包裹算法解出含误差的包裹相位图，然后在此基础上通过比较 相邻行之间的相位差值，对相位误差点进行校正，消除“拉线”现象，成功恢复相位值，以下 对行列解包裹原理进行简单阐述。由(11)和(12)计算可知相位分布Φ (x,y)都是被截断在反正切函数的主值区间 /2,+ π/2]内，根据⑶可以将其扩展到[_π，+ 3ι]内，在此基础上设法恢复出丢失掉
的整数倍的信息即得到真实相位值。相位解包裹是以相位包裹图中任一点有意义和相 邻像素点满足Nyquist采样定律两点为前提的。相位解包裹是利用波面空间分布特性，对 于连续波面，只要两个相邻点的距离足够�。降阒涞南辔徊罹徒∮讦牵纱司涂梢愿� 据两相邻测点之间的相位差值判断是否丢失了 2π整数倍相位。设灼(U,) (i = 1,2,……Ny)，为直接测量出的相位值，相位展开可按行列进行i、在χ方向计算两相邻像素点的相位差 上式中i = l，2，……Nx-I, j = 1,2,……Ny。Ny和Nx为采样点数。i i、在χ方向进行解包裹令相位校正量n(Xl，Y1) = 0，其他各点的校正量为
上式中i = l，2，……Nx-I, j = 1,2,……Ny。 校正以后的相位为
上式中i = l，2，……Nx, j = 1,2,……Ny。iii、y方向上i = 1列上计算相邻测点间的相位差 上式中j = l，2，……Ny-I。在y方向上对每一行的相位进行整体校正令相位校正量m(Xl，Yl) = 0，其他各行 的校正量为
「肌 O丨,(\δ\-π) 上式中j = l，2，……Ny。则校正后的相位为 上式中i = l，2，……Nx, j = 1,2,……Ny。以上相位展开方法中是以(Xl，Yl)为起始点，在实际相位解包裹中可以任意选一 点作为起始端点，即可得到真实相位值。上述所采用的行列解包裹算法是只能在理想相位包裹图(无噪声点)情况下才 能正确恢复相位信息，而在实际的测量中由于光噪声、相移误差、电噪声、环境干扰、CCD线 性误差等或多或少的会在测量中引入误差，造成个别点或者个别小的区域内出现残差点， 即本应处于同一级的干涉点却出现相位跳跃，而不同级之间却没有跳跃的点，在这些残差 点或者残差区间进行行列解包裹时就会出现误差，无法得到正确的η或者m值，又由于行 列解包裹算法中后一点的值是在前一点的值基础上进行计算的，所以当有一误差点经过解 包裹时其产生的误差会在相邻列逐行传递下去，并且会有累积效应，在真实相位图上会出 现一条状误差带即“拉线”现象。包裹相位图的误差点是由于干涉测量中引入的噪声造成， 无论条件如何改善，噪声始终存在，误差是不可避免的，因此必须找出一种简单可行的算法 正确恢复相位分布信息。本方法采用传统的行列解包裹后再校正的方法恢复真实相位值， 并不对相位包裹图进行路径选择和区域划分，降低了算法的繁琐。通过对拉线产生原因的 分析后可知拉线产生是由于拉线的起始端点即残差点经过相位解包裹后，解包裹值与其真 实相位值相比增加或者减少2 π所造成，随着误差的传递，其处于同一行的后面像素点相 位值也相应的相对于真实相位值增加或者减少2 π，与此行相邻的行即上下行之间相比出 现了 的跳跃从而形成鲜明对比，产生“拉线”现象。为了解出正确相位值，步骤2)的 图像处理过程还包括解包裹后的校正步骤。采取对解包裹后的真实相位值进行校准，根据 空间波面分布特性，相邻点的相位值应该小于η，因此对解包裹所得的真实相位值进行同 列相邻行逐次比较，当相位值差超过一个阈值时就在跃变点值上加或者减去2 π，本发明优 选实施例在具体算法编写时先进行传统的行列解包裹算法，以包裹图左上角第一点为基点 按照式(16)到(19)中的算法实现含有误差的解包裹相位，然后在解包裹图基础上后按照 同一列后一像素点值减去前一像素点的值逐次比较，当差值超过设定阈值时(阈值通常为0. 5-0. 9之间)，在后一值基础上加或者减去2 π，其数学表达式如下 (20)式中Υ(χ，>0为校正后的真实相位值，树χ,_y)为传统解包裹后的相位值，上式 就是通过比较相邻行后进行校正的数学表达式，h为阈值，一般为0. 5-0. 9之间，本发明设 定h为0. 6进行校正。图3为一幅现成的成像物镜经过五步相移后所得的包裹相位图，图4 为图3的按行列解包裹相位所得的解包裹相位图，图5为根据上述的校正思想进行校正后 的真实相位图，可以看出校正效果较好。步骤三、成功恢复包裹图的相位信息后根据下述公式得出离面位置值，结合温度
施加过程得出离面位移与温度的曲线关系， 其中As(X，y)为任意一点的离面位移值，λ为激光波长、树X,力为解包裹相位图 中任一点的相位值即真实相位值(若采用了上述公式(20)的校正方法，则此处的相位值也 可采用校正后的相位值进行替代)。步骤四、根据离面位移与温度的曲线关系便判断集成电路试件的可靠性，即离面 位移随温度变化小(曲线曲率变化平稳)，则该集成电路试件的热稳定性好，可靠性高，寿 命长；反之，离面位移随温度变化大(曲线曲率变化大)，则该集成电路试件的热稳定性差， 可靠性低，寿命短。为了能够进一步将分析所得离面位移参数，使其能够推算出该集成电路试件的具 体工作寿命时间，步骤4还包括有如下步骤即①拟合离面位移Δ S随温度T变化的规律曲线，即获得In ( Δ S/T2S0)和-1/T曲线 如下 其中A' = A/S0, A为一常数值，S0为芯片表面初始位移值，Δ S为离面位移值，T 为测试时的温度，k波尔兹曼常数，j为电流密度，V为工作电压值，η为电流密度幂指数因 子，m为电压幂指数因子，Q为失效激活能，β为温度变化率；上述曲线即为失效机理一致判 别曲线，该曲线的拐点位置为失效机理变化的温度点，由此即可得出失效机理一致的温度 范围。②通过下式提取出在失效机理一致的温度范围内集成电路试件的失效激活能；
其中，T1 T2和T3 T4为同一失效机理下的两个不同的时间段，AS1为T1 T2区间内的离面位移，AS2为T3 T4区间段内的离面位移，S1为芯片表面T1时的位移值，S2 为芯片表面T2时的位移值，Q为失效激活能，k波尔兹曼常数，T为测试时的温度。在对集成电路试件的失效激活能进行提取时，还包括根据离面位于数据对失效机 理进行判别，保证集成电路试件在所施加的温度应力条件下失效机理与常温工作条件的失 效机理一致的步骤。③将上述求出的失效激活能代入下述寿命预测模型，即 得出不同温度Ti条件下集成电路试件的工作寿命τ，其中T' i T' 2温度范围 内集成电路的失效机理与常温工作环境温度Ti的失效机理一致，Q为失效激活能，β为温 度变化率，k为波尔兹曼常数，T为测试时的温度。
权利要求
基于相移电子散斑干涉技术预测集成电路工作寿命的方法，其特征是包括如下步骤1)建立一套基于相移电子散斑技术的光学测试平台，并将集成电路试件放置在搭建好的光学测试平台上，利用温控系统给集成电路试件施加序进的温度应力，同时给试件施加正常水平的恒定电应力；2)测试五步位移的光强，并通过下述公式求解出集成电路试件表面的任一点的包裹相位值式中，五步相移的相位调制分别 2α， α，0，α，2α，α为每步相移量，Ii(i＝1，2，3，4，5)为每步的光强；之后再进行解包裹运算，得到真实的相位值3)根据下述公式得出离面位移值式中，Δs(x，y)为任意一点的离面位移值，为解包裹后的真实相位值，λ为激光波长；4)结合温度施加过程得出离面位移与温度的曲线关系，由此判断集成电路试件的寿命长短。FSA00000194062500011.tif,FSA00000194062500012.tif,FSA00000194062500013.tif,FSA00000194062500014.tif,FSA00000194062500015.tif
2.根据权利要求1所述的基于相移电子散斑干涉技术预测集成电路工作寿命的方法， 其特征在于所述步骤4)还包括下述预测集成电路试件的具体工作寿命的过程①根据所得离面位移数据，拟合lriQS/T2。和-1/T曲线，即 其中A' = A/S0, A为一常数值，S0为芯片表面初始位移值，A S为离面位移值，T为测 试时的温度，k波尔兹曼常数，j为电流密度，V为工作电压值，n为电流密度幂指数因子， m为电压幂指数因子，Q为失效激活能，0为温度变化率；上述曲线即为失效机理一致判别 曲线，该曲线的拐点位置为失效机理变化的温度点，由此即可得出失效机理一致的温度范 围；②通过下式提取出在失效机理一致的温度范围内集成电路试件的失效激活能； 其中， T2和T3 T4为同一失效机理下的两个不同的时间段，ASi为 T2区间 内的离面位移，AS2为T3 T4区间段内的离面位移，Si为芯片表面时的位移值，S2为芯 片表面T3时的位移值，Q为失效激活能，k波尔兹曼常数，T为测试时的温度。③将上述求出的失效激活能代入下述寿命预测模型，即 得出不同温度条件下集成电路试件的工作寿命t，其中T' i T' 2温度范围内集 成电路的失效机理与常温工作环境温度的失效机理一致，Q为失效激活能，0为温度变 化率，k为波尔兹曼常数，T为测试时的温度。
3.根据权利要求1或2所述的基于相移电子散斑干涉技术预测集成电路工作寿命的方 法，其特征在于所述温控系统为加热箱，集成电路试件放置在该加热箱的内部。
4.根据权利要求1或2所述的基于相移电子散斑干涉技术预测集成电路工作寿命的方 法，其特征在于所述光学测试平台为泰曼一格林干涉仪。
5.根据权利要求2所述的基于相移电子散斑干涉技术预测集成电路工作寿命的方法， 其特征在于所述步骤②中，在对集成电路试件的失效激活能进行提取时，还包括根据离面 位于数据对失效机理进行判别，保证集成电路试件在所施加的温度应力条件下失效机理与 常温工作条件的失效机理一致的步骤。
全文摘要
本发明公开一种基于相移电子散斑干涉技术预测集成电路工作寿命的方法，通过相移电子散斑干涉技术，测量集成电路试件封装表面在温度加速寿命试验下的封装表面离面位移变化规律，确定失效点，并根据失效点离面位移量和温度曲线关系计算失效激活能，最后根据建立的寿命预测模型对其寿命进行预测。该方法可在测量集成电路试件芯片表面位移的同时测量整个表面的信息，并可实现在线连续检测，同时测量更加准确。
文档编号G01B11/02GK101893683SQ201010229048
公开日2010年11月24日 申请日期2010年7月15日 优先权日2010年7月15日
发明者宋美杰, 张丽娟, 熊显名, 范刚, 袁纵横 申请人:桂林电子科技大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
