专利名称：采用多种压敏元件的复合传感器及其制造方法
技术领域：
本发明涉及微机电系统传感器技术领域，具体来说，本发明涉及一种采用多种压敏元件的复合传感器及其制造方法。
背景技术：
随着MEMS(微机电系统)的发展，压力传感器广泛地应用在汽车、航空航天、生物医学、智能手机、军事等领域。按工作原理区分，压力传感器主要包括压阻式、电容式、压电式、谐振式等等。其中压阻式压力传感器由于其工艺制作简单、器件可靠性高，且其输出是便于分析的电压信号而备受业界青睐。与电容式及谐振式压力传感器相比，压阻式压力传感器在灵敏度方面就有待提高。但传统的压阻式压力传感器由放置于压敏薄膜上的惠斯通电桥来检测压力变化，惠斯通电桥由四个等值电阻构成，在电路方面不存在提高灵敏度的可能。所以要提高灵敏度就只能从薄膜结构上实现不断增加薄膜面积并同时减小薄膜厚度。但这样会使得工艺容差减小，增加工艺难度并降低成品率；而且从器件可靠性方面考虑，薄膜面积的增加和厚度的减小都是有限度的。所以，传统的压阻式压力传感器灵敏度的提高受到了制约。
发明内容
本发明所要解决的技术问题是提供一种采用多种压敏元件的复合传感器及其制造方法，能够在保持低功耗、基本不增加工艺难度的条件下，提高压力传感器的灵敏度，且性能可调。为解决上述技术问题，本发明提供一种采用多种压敏元件的复合传感器的制造方法，所述复合传感器包括压阻式压力传感器和温度传感器；所述压力传感器的压敏电路包括PM0SFET和压敏电阻，位于压敏薄膜的高应力有效区域；所述温度传感器的温敏电路包括温敏电阻，位于体硅区域；所述制造方法包括步骤提供硅基底，所述硅基底分为压敏薄膜区域和体硅区域；在所述硅基底的上、下表面形成第一阻挡层；在所述硅基底的下表面开出腐蚀窗口并湿法腐蚀，在所述硅基底中形成腔体，所述腔体的底部部分成为所述压敏薄膜，其余部分为所述体硅区域；去除所述第一阻挡层，在所述硅基底的上表面生长形成第二阻挡层；采用半导体光刻技术对所述第二阻挡层作图形化，在所述硅基底的上表面开出所述PM0SFET的源漏区的窗口，以及所述压敏电阻和所述温敏电阻的欧姆接触区的窗口 ；以所述第二阻挡层为掩模，通过高剂量离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET的源漏区和所述压敏电阻的欧姆接触区，以及在所述体硅区域上形成所述温敏电阻的欧姆接触区；去除所述第二阻挡层，在所述硅基底的上表面生长形成第三阻挡层；采用半导体光刻技术对所述第三阻挡层作图形化，在所述硅基底的上表面开出所述PM0SFET的沟道区域的窗口，以及所述压敏电阻和所述温敏电阻的电阻条的窗口 ；以所述第三阻挡层为掩模，通过离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET的沟道区域和所述压敏电阻的电阻条，以及在所述体硅区域上形成所述温敏电阻的电阻条；采用半导体光刻技术再次对所述第三阻挡层作图形化，在所述硅基底的上表面刻蚀出所述PM0SFET、压敏电阻和温敏电阻的金属接触孔；在所述硅基底的上表面淀积金属导电层；采用半导体光刻技术对所述金属导电层作图形化，在所述PM0SFET、压敏电阻和温敏电阻的金属接触孔上方形成连线，同时在所述PM0SFET的沟道区域上方形成金属栅；提供封闭基底，将所述硅基底的下表面与所述封闭基底相键合，使所述腔体密闭。可选地，在开出所述PM0SFET的沟道区域的窗口，以及所述压敏电阻和所述温敏电阻的电阻条的窗口之后，所述制造方法还包括步骤在所述沟道区域和所述电阻条的窗口内热氧生长注入损伤保护层。可选地，所述压力传感器的压敏电路包括两个PM0SFET和两个压敏电阻。可选地，所述硅基底为{100}方向的硅片。可选地，所述压敏薄膜为方形薄膜。可选地，所述金属导电层的材料为铝。可选地，所述封闭基底为玻璃或者硅片。可选地，所述第一阻挡层为氮化硅层、氧化硅层或者氮化硅层与氧化硅层并用的
复合层。为解决上述技术问题，相应地，本发明还提供一种采用多种压敏元件的复合传感器的制造方法，所述复合传感器包括压阻式压力传感器和温度传感器；所述压力传感器的压敏电路包括PM0SFET和压敏电阻，位于压敏薄膜的高应力有效区域；所述温度传感器的温敏电路包括温敏电阻，位于体硅区域；所述制造方法包括步骤提供硅基底，所述硅基底分为压敏薄膜区域和体硅区域；在所述硅基底的上表面形成第一阻挡层；在所述硅基底中形成中空的腔体，所述腔体的底部部分成为所述压敏薄膜，其余部分为所述体硅区域；采用半导体光刻技术对所述第一阻挡层作图形化，在所述硅基底的上表面开出所述PM0SFET的源漏区的窗口，以及所述压敏电阻和所述温敏电阻的欧姆接触区的窗口 ；以所述第一阻挡层为掩模，通过高剂量离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET的源漏区和所述压敏电阻的欧姆接触区，以及在所述体硅区域上形成所述温敏电阻的欧姆接触区；去除所述第一阻挡层，在所述硅基底的上表面生长形成第二阻挡层；采用半导体光刻技术对所述第二阻挡层作图形化，在所述硅基底的上表面开出所述PM0SFET的沟道区域的窗口，以及所述压敏电阻和所述温敏电阻的电阻条的窗口 ；以所述第二阻挡层为掩模，通过离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET的沟道区域和所述压敏电阻的电阻条，以及在所述体硅区域上形成所述温敏电阻的电阻条；
采用半导体光刻技术再次对所述第二阻挡层作图形化，在所述硅基底的上表面刻蚀出所述PM0SFET、压敏电阻和温敏电阻的金属接触孔；在所述硅基底的上表面淀积金属导电层；采用半导体光刻技术对所述金属导电层作图形化，在所述PM0SFET、压敏电阻和温敏电阻的金属接触孔上方形成连线，同时在所述PM0SFET的沟道区域上方形成金属栅。可选地，在开出所述PM0SFET的沟道区域的窗口，以及所述压敏电阻和所述温敏电阻的电阻条的窗口之后，所述制造方法还包括步骤在所述沟道区域和所述电阻条的窗口内热氧生长注入损伤保护层。可选地，所述压力传感器的压敏电路包括两个PM0SFET和两个压敏电阻。可选地，所述硅基底为{111}方向的硅片。可选地，所述压敏薄膜为六边形薄膜。可选地，所述金属导电层的材料为铝。可选地，在所述硅基底中形成中空的腔体包括步骤刻蚀所述第一阻挡层和所述硅基底，在所述硅基底中形成多个浅槽，所述浅槽具
有第一深度；在多个所述浅槽的侧壁形成侧壁保护层；进一步刻蚀多个所述浅槽，在所述硅基底中形成多个深槽，所述深槽相比于所述浅槽加深第二深度；采用湿法腐蚀法腐蚀多个所述深槽，在所述硅基底内部形成腔体；采用填充材料将多个所述浅槽完全填充，形成封闭的腔体和位于所述腔体之上的薄膜。为解决上述技术问题，相应地，本发明还提供一种采用多种压敏元件的复合传感器，位于硅基底上，所述硅基底分为压敏薄膜区域和体硅区域；所述复合传感器包括压阻式压力传感器和温度传感器；所述压力传感器的压敏电路包括两个PM0SFET和两个压敏电阻，位于压敏薄膜的高应力有效区域，所述压敏薄膜下方具有中空的腔体；所述温度传感器的温敏电路包括温敏电阻，位于体硅区域。可选地，所述硅基底为{111}方向或者{100}方向的硅片。可选地，当所述硅基底为{111}方向的硅片时，所述压敏薄膜为六边形薄膜；当所述硅基底为{100}方向的硅片时，所述压敏薄膜为方形薄膜。可选地，所述PM0SFET、压敏电阻和温敏电阻的连线和金属栅的材料为铝。可选地，所述腔体由所述硅基底与一封闭基底密闭而成。可选地，所述封闭基底为玻璃或者硅片。与现有技术相比，本发明具有以下优点本发明中压力传感器的压敏电路由压敏电阻和PM0SFET两种压敏元件组成，并放置于压敏薄膜的高应力有效区域，温度传感器由制作在体硅上的温敏电阻来实现。其中两个PM0SFET工作在饱和区。通过理论计算和试验证明，用该电路代替惠斯通电桥，可以大大提高压力传感器的灵敏度。而且，通过调整PM0SFET的工作点，可以得到不同的灵敏度和功耗，实现功能可调的性能。
在本发明中，在制作采用新的压敏电路的压阻式压力传感器的同时，在体硅区域同步制作了温敏电路用于检测温度，实现了压力传感器和温度传感器的片内集成及复合传感器。与传统的单一压敏元件的压阻式压力传感器相比，该复合传感器的压力传感器具有高灵敏度、低功耗、基本不增加工艺难度且性能可调的优势。且该复合传感器除了检测压力之外，还可同时监控温度，适用于汽车、军事、航空航天、医疗、日用等更广泛的领域。
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中图1为本发明一个实施例的压阻式压力传感器的压敏电路的示意图；图2为本发明一个实施例的温度传感器的温敏电路的示意图；图3为本发明一个实施例的复合传感器的多种压敏元件在{111}方向的硅片上的分布示意图；图4为本发明一个实施例的复合传感器的多种压敏元件在{100}方向的硅片上的分布示意图；图5为本发明一个实施例的采用多种压敏元件的复合传感器的制造方法的流程图；图6为本发明另一个实施例的采用多种压敏元件的复合传感器的制造方法的流程图；图7至图14为本发明一个实施例的采用多种压敏元件的复合传感器的制造过程的剖面示意图；图15至图沈为本发明另一个实施例的采用多种压敏元件的复合传感器的制造过程的剖面示意图。
具体实施例方式下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。本发明中的复合传感器可以包括压阻式压力传感器和温度传感器。图1为本发明一个实施例的压阻式压力传感器的压敏电路的示意图。如图1所示，该压敏电路由两种压敏元件两个PmoSFET(Pmc)S1和PMos2)和两个压敏电阻(r1和Ig组成，位于压敏薄膜的高应力有效区域；两个PMOSFET (PMOS1和PMOS2)均工作于饱和区，当外界压力(Vinl和Vin2)变化时，输出与外界压力成正比例的电压信号V。ut。通过检测电压信号v。ut就可以得知外界压力状况。图2为本发明一个实施例的温度传感器的温敏电路的示意图。如图2所示，该温敏电阻&位于体硅区域，当温度变化时，温敏电路的电流It发生变化，检测电流It的值就可以获知温敏传感器所处环境的温度。
图3为本发明一个实施例的复合传感器的多种压敏元件在{111}方向的硅片上的分布示意图。如图3所示，此时上述两种压敏元件PMOS1和PMOSyR1和&位于六边形的压敏薄膜上。图4为本发明一个实施例的复合传感器的多种压敏元件在{100}方向的硅片上的分布示意图。如图4所示，此时上述两种压敏元件PMOS1和PMOSyR1和&位于方形的压敏薄膜上。图5为本发明一个实施例的采用多种压敏元件的复合传感器的制造方法的流程图。如图5所示，该制造方法可以包括执行步骤S501，提供硅基底，硅基底分为压敏薄膜区域和体硅区域；执行步骤S502，在硅基底的上、下表面形成第一阻挡层；执行步骤S503，在硅基底的下表面开出腐蚀窗口并湿法腐蚀，在硅基底中形成腔体，腔体的底部部分成为压敏薄膜，其余部分为体硅区域；执行步骤S504，去除第一阻挡层，在硅基底的上表面生长形成第二阻挡层；执行步骤S505，采用半导体光刻技术对第二阻挡层作图形化，在硅基底的上表面开出PM0SFET的源漏区的窗口，以及压敏电阻和温敏电阻的欧姆接触区的窗口 ；执行步骤S506，以第二阻挡层为掩模，通过高剂量离子注入工艺透过上述窗口在压敏薄膜上形成PM0SFET的源漏区和压敏电阻的欧姆接触区，以及在体硅区域上形成温敏电阻的欧姆接触区；执行步骤S507，去除第二阻挡层，在硅基底的上表面生长形成第三阻挡层；执行步骤S508，采用半导体光刻技术对第三阻挡层作图形化，在硅基底的上表面开出PM0SFET的沟道区域的窗口，以及压敏电阻和温敏电阻的电阻条的窗口 ；执行步骤S509，以第三阻挡层为掩模，通过离子注入工艺透过上述窗口在压敏薄膜上形成PM0SFET的沟道区域和压敏电阻的电阻条，以及在体硅区域上形成温敏电阻的电阻条；执行步骤S510，采用半导体光刻技术再次对第三阻挡层作图形化，在硅基底的上表面刻蚀出PM0SFET、压敏电阻和温敏电阻的金属接触孔；执行步骤S511，在硅基底的上表面淀积金属导电层；执行步骤S512，采用半导体光刻技术对金属导电层作图形化，在PM0SFET、压敏电阻和温敏电阻的金属接触孔上方形成连线，同时在PM0SFET的沟道区域上方形成金属栅；执行步骤S513，提供封闭基底，将硅基底的下表面与封闭基底相键合，使腔体密闭。图6为本发明另一个实施例的采用多种压敏元件的复合传感器的制造方法的流程图。如图6所示，该制造方法可以包括执行步骤S601，提供硅基底，硅基底分为压敏薄膜区域和体硅区域；执行步骤S602，在硅基底的上表面形成第一阻挡层；执行步骤S603，在硅基底中形成中空的腔体，腔体的底部部分成为压敏薄膜，其余部分为体硅区域；执行步骤S604，采用半导体光刻技术对第一阻挡层作图形化，在硅基底的上表面开出PM0SFET的源漏区的窗口，以及压敏电阻和温敏电阻的欧姆接触区的窗口 ；执行步骤S605，以第一阻挡层为掩模，通过高剂量离子注入工艺透过上述窗口在压敏薄膜上形成PM0SFET的源漏区和压敏电阻的欧姆接触区，以及在体硅区域上形成温敏电阻的欧姆接触区；执行步骤S606，去除第一阻挡层，在硅基底的上表面生长形成第二阻挡层；执行步骤S607，采用半导体光刻技术对第二阻挡层作图形化，在硅基底的上表面开出PM0SFET的沟道区域的窗口，以及压敏电阻和温敏电阻的电阻条的窗口 ；执行步骤S608，以第二阻挡层为掩模，通过离子注入工艺透过上述窗口在压敏薄膜上形成PM0SFET的沟道区域和压敏电阻的电阻条，以及在体硅区域上形成温敏电阻的电阻条；执行步骤S609，采用半导体光刻技术再次对第二阻挡层作图形化，在硅基底的上表面刻蚀出PM0SFET、压敏电阻和温敏电阻的金属接触孔；执行步骤S610，在硅基底的上表面淀积金属导电层；执行步骤S611，采用半导体光刻技术对金属导电层作图形化，在PM0SFET、压敏电阻和温敏电阻的金属接触孔上方形成连线，同时在PM0SFET的沟道区域上方形成金属栅。采用多种压敏元件的复合传感器的制造方法的第一实施例图7至图14为本发明一个实施例的采用多种压敏元件的复合传感器的制造过程的剖面示意图。复合传感器200包括压阻式压力传感器220和温度传感器M0。压力传感器220的压敏电路包括两个PM0SFET 221和两个压敏电阻222，位于压敏薄膜的高应力有效区域。温度传感器MO的温敏电路包括温敏电阻M1，位于体硅区域。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。如图7所示，提供硅基底201，硅基底201分为压敏薄膜区域和体硅区域。此时该硅衬底201为{100}方向的硅片，该压敏薄膜为方形薄膜。如图8所示，在硅基底201的上、下表面氧化形成第一阻挡层202，该第一阻挡层 202可以为氮化硅层、氧化硅层或者氮化硅层与氧化硅层并用的复合层。如图9所示，在硅基底201的下表面开出腐蚀窗口并湿法腐蚀，在硅基底201中形成腔体203。腔体203的底部部分成为压敏薄膜，其余部分为体硅区域。如图10所示，去除第一阻挡层202，在硅基底201的上表面生长形成第二阻挡层
211。接着，采用半导体光刻技术对第二阻挡层211作图形化，在硅基底201的上表面开出 PM0SFET221的源漏区204的窗口，以及压敏电阻222和温敏电阻241的欧姆接触区204，的窗口。然后，以第二阻挡层211为掩模，通过高剂量离子注入工艺P+透过上述窗口在压敏薄膜上形成PM0SFET 221的源漏区204和压敏电阻222的欧姆接触区204’，以及在体硅区域上形成温敏电阻Ml的欧姆接触区204’。如图11所示，去除第二阻挡层211，在硅基底201的上表面生长形成第三阻挡层
212。接着，采用半导体光刻技术对第三阻挡层212作图形化，在硅基底201的上表面开出 PM0SFET221的沟道区域205的窗口，以及压敏电阻222和温敏电阻Ml的电阻条205，的窗口。然后，以第三阻挡层212为掩模，通过离子注入工艺P—透过上述窗口在压敏薄膜上形成 PM0SFET221的沟道区域205和压敏电阻222的电阻条205，，以及在体硅区域上形成温敏电阻Ml的电阻条205，。在本实施例中，为了避免沟道表面的损伤，可以在需要注入的沟道区域205和电阻条205’的窗口内热氧生长注入损伤保护层213，其具体可以为一层薄氧化层。如图12所示，采用半导体光刻技术再次对第三阻挡层212作图形化，在硅基底201 的上表面刻蚀出PM0SFET 221、压敏电阻222和温敏电阻241的金属接触孔205”。接着，在硅基底201的上表面淀积金属导电层206，该金属导电层206的材料可以为铝。如图13所示，采用半导体光刻技术对金属导电层206作图形化，在PM0SFET221、压敏电阻222和温敏电阻Ml的金属接触孔205”上方形成连线207，同时在PM0SFET 221的沟道区域205上方形成金属栅207，。如图14所示，提供封闭基底208，将硅基底201的下表面与封闭基底208相键合， 使腔体203密闭。该封闭基底208可以为玻璃或者硅片。采用多种压敏元件的复合传感器的制造方法的第二实施例图15至图沈为本发明另一个实施例的采用多种压敏元件的复合传感器的制造过程的剖面示意图。复合传感器100包括压阻式压力传感器120和温度传感器。压力传感器 120的压敏电路包括两个PM0SFET 121和两个压敏电阻122，位于压敏薄膜的高应力有效区域。温度传感器的温敏电路包括温敏电阻，位于体硅区域。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。如图15所示，提供硅基底101，硅基底101分为压敏薄膜区域和体硅区域。此时该硅衬底101为{111}方向的硅片，该压敏薄膜为六边形薄膜。接着，在硅基底101的上表面形成第一阻挡层102。然后，在硅基底101中形成中空的腔体106，腔体106之上的部分成为压敏薄膜，其余部分为体硅区域。再然后，采用半导体光刻技术对第一阻挡层102作图形化，在硅基底101的上表面开出PM0SFET 121的源漏区131的窗口，以及压敏电阻122和温敏电阻的欧姆接触区131’
的窗口。接下来，以第一阻挡层102为掩模，通过高剂量离子注入工艺P+透过上述窗口在压敏薄膜上形成PM0SFET121的源漏区131和压敏电阻122的欧姆接触区132，以及在体硅区域上形成温敏电阻的欧姆接触区。如图16所示，去除第一阻挡层102，在硅基底101的上表面生长形成第二阻挡层 112。接着，采用半导体光刻技术对第二阻挡层112作图形化，在硅基底101的上表面开出PM0SFET 121的沟道区域133的窗口，以及压敏电阻122和温敏电阻的电阻条134的窗口。然后，以第二阻挡层112为掩模，通过离子注入工艺P—透过上述窗口在压敏薄膜上形成 PM0SFET 121的沟道区域133和压敏电阻122的电阻条134，以及在体硅区域上形成温敏电阻的电阻条。在本实施例中，为了避免沟道表面的损伤，可以在需要注入的沟道区域133和电阻条134的窗口内热氧生长注入损伤保护层113，其具体可以为一层薄氧化层。接下来，采用半导体光刻技术再次对第二阻挡层112作图形化，在硅基底101的上表面刻蚀出PM0SFET121、压敏电阻122和温敏电阻的金属接触孔135。如图17所示，在硅基底101的上表面淀积金属导电层136，该金属导电层136的材料可以为铝。
1
如图18所示，采用半导体光刻技术对金属导电层136作图形化，在PM0SFET121、压敏电阻122和温敏电阻的金属接触孔135上方形成连线137，同时在PM0SFET121的沟道区域133上方形成金属栅138。至此，压力传感器120的压敏电路制作完成，温敏电阻和压敏电阻同步制作，位于体硅区域上，在此为简略起见而没有标出。在本实施例中，在硅基底101中形成中空的腔体106可以由以下工艺来完成如图19和图20所示，提供硅基底101，在硅基底101上形成第一阻挡层102.如图21所示，刻蚀第一阻挡层102和硅基底101，在硅基底101中形成多个浅槽 103，浅槽103具有第一深度hi。如图22所示，在阻挡层102的表面和多个浅槽103的侧壁及底部淀积保护层104。如图23所示，刻蚀阻挡层102的表面和多个浅槽103底部的保护层104，在多个浅槽103的侧壁形成侧壁保护层104。如图M所示，进一步刻蚀多个浅槽103，在硅基底101中形成多个深槽105，深槽 105相比于浅槽103加深第二深度h2。如图25所示，采用各向异性的湿法腐蚀法腐蚀多个深槽105，在硅基底101内部形成腔体106。如图沈所示，采用填充材料107将多个浅槽103完全填充，形成封闭的腔体106 和位于腔体106之上的薄膜。采用多种压敏元件的复合传感器的实施例图14和图18为本发明两个实施例的采用多种压敏元件的复合传感器的剖面结构示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。如图所示，采用多种压敏元件的复合传感器100、200可以位于硅基底101、201上， 硅基底101、201分为压敏薄膜区域和体硅区域。复合传感器100、200包括压阻式压力传感器120、220和温度传感器MO (第二个实施例中的温度传感器未示出)。压力传感器120、 220的压敏电路包括两个PM0SFET 121,221和两个压敏电阻122、222，位于压敏薄膜的高应力有效区域，压敏薄膜下方具有中空的腔体106、203。温度传感器240的温敏电路包括温敏电阻对1，位于体硅区域。在本实施例中，硅基底101、201可以为{111}方向或者{100}方向的硅片。当硅基底101为{111}方向的硅片时，压敏薄膜为六边形薄膜；当硅基底201为{100}方向的硅片时，压敏薄膜为方形薄膜。在本实施例中，PM0SFET 121、221、压敏电阻122、222和温敏电阻Ml的连线137、 207和金属栅138、207，的材料为铝。在本实施例中，腔体203可以由硅基底201与一封闭基底208密闭而成，该封闭基底208可以为玻璃或者硅片。本发明中压力传感器的压敏电路由压敏电阻和PM0SFET两种压敏元件组成，并放置于压敏薄膜的高应力有效区域，温度传感器由制作在体硅上的温敏电阻来实现。其中两个PM0SFET工作在饱和区。通过理论计算和试验证明，用该电路代替惠斯通电桥，可以大大提高压力传感器的灵敏度。而且，通过调整PM0SFET的工作点，可以得到不同的灵敏度和功耗，实现功能可调的性能。在本发明中，在制作采用新的压敏电路的压阻式压力传感器的同时，在体硅区域同步制作了温敏电路用于检测温度，实现了压力传感器和温度传感器的片内集成及复合传感器。与传统的单一压敏元件的压阻式压力传感器相比，该复合传感器的压力传感器具有高灵敏度、低功耗、基本不增加工艺难度且性能可调的优势。且该复合传感器除了检测压力之外，还可同时监控温度，适用于汽车、军事、航空航天、医疗、日用等更广泛的领域。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
权利要求
1.一种采用多种压敏元件的复合传感器O00)的制造方法，所述复合传感器(200)包括压阻式压力传感器(220)和温度传感器O40)；所述压力传感器O20)的压敏电路包括 PM0SFET(221)和压敏电阻022)，位于压敏薄膜的高应力有效区域；所述温度传感器(MO) 的温敏电路包括温敏电阻041)，位于体硅区域；所述制造方法包括步骤提供硅基底001)，所述硅基底(201)分为压敏薄膜区域和体硅区域； 在所述硅基底O01)的上、下表面生长第一阻挡层Q02)；在所述硅基底O01)的下表面开出腐蚀窗口并湿法腐蚀，在所述硅基底O01)中形成腔体003)，所述腔体Q03)的底部部分成为所述压敏薄膜，其余部分为所述体硅区域；去除所述第一阻挡层002)，在所述硅基底O01)的上表面生长形成第二阻挡层 (211)；采用半导体光刻技术对所述第二阻挡层(211)作图形化，在所述硅基底O01)的上表面开出所述PM0SFET(221)的源漏区(204)的窗口，以及所述压敏电阻(222)和所述温敏电阻041)的欧姆接触区(204’)的窗口；以所述第二阻挡层011)为掩模，通过高剂量离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET(221)的源漏区(204)和所述压敏电阻022)的欧姆接触区 (204’)，以及在所述体硅区域上形成所述温敏电阻041)的欧姆接触区(204’ )；去除所述第二阻挡层011)，在所述硅基底O01)的上表面生长形成第三阻挡层 (212)；采用半导体光刻技术对所述第三阻挡层(21 作图形化，在所述硅基底O01)的上表面开出所述PM0SFET(221)的沟道区域Q05)的窗口，以及所述压敏电阻(222)和所述温敏电阻041)的电阻条(205’ )的窗口 ；以所述第三阻挡层(21 为掩模，通过离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET(221)的沟道区域(205)和所述压敏电阻022)的电阻条(205’)，以及在所述体硅区域上形成所述温敏电阻041)的电阻条(205’ )；采用半导体光刻技术再次对所述第三阻挡层(21 作图形化，在所述硅基底(201) 的上表面刻蚀出所述PM0SFET(221)、压敏电阻(222)和温敏电阻041)的金属接触孔 (205")；在所述硅基底O01)的上表面淀积金属导电层(206)；采用半导体光刻技术对所述金属导电层(206)作图形化，在所述PM0SFET(221)、压敏电阻(222)和温敏电阻041)的金属接触孔Q05”)上方形成连线007)，同时在所述 PM0SFET (221)的沟道区域(205)上方形成金属栅(207，)；提供封闭基底008)，将所述硅基底O01)的下表面与所述封闭基底(208)相键合，使所述腔体(20 密闭。
2.根据权利要求1所述的复合传感器O00)的制造方法，其特征在于，在开出所述 PM0SFET(221)的沟道区域Q05)的窗口，以及所述压敏电阻(222)和所述温敏电阻(Ml) 的电阻条(205’ )的窗口之后，所述制造方法还包括步骤在所述沟道区域(20 和所述电阻条(205’ )的窗口内热氧生长注入损伤保护层 (213)。
3.根据权利要求2所述的复合传感器(200)的制造方法，其特征在于，所述压力传感器(220)的压敏电路包括两个PM0SFET (221)和两个压敏电阻022)。
4.根据权利要求3所述的复合传感器O00)的制造方法，其特征在于，所述硅基底(201)为{100}方向的硅片。
5.根据权利要求4所述的复合传感器(200)的制造方法，其特征在于，所述压敏薄膜为方形薄膜。
6.根据权利要求5所述的复合传感器(200)的制造方法，其特征在于，所述金属导电层 (206)的材料为铝。
7.根据权利要求6所述的复合传感器O00)的制造方法，其特征在于，所述封闭基底 (208)为玻璃或者硅片。
8.根据权利要求7所述的复合传感器(200)的制造方法，其特征在于，所述第一阻挡层(202)为氮化硅层、氧化硅层或者两者并用的复合层。
9.一种采用多种压敏元件的复合传感器(100)的制造方法，所述复合传感器(100)包括压阻式压力传感器(120)和温度传感器(140)；所述压力传感器(120)的压敏电路包括 PM0SFET(121)和压敏电阻(122)，位于压敏薄膜的高应力有效区域；所述温度传感器(140) 的温敏电路包括温敏电阻(141)，位于体硅区域；所述制造方法包括步骤提供硅基底(101)，所述硅基底(101)分为压敏薄膜区域和体硅区域； 在所述硅基底(101)的上表面形成第一阻挡层(102)；在所述硅基底(101)中形成中空的腔体(106)，所述腔体(106)的底部部分成为所述压敏薄膜，其余部分为所述体硅区域；采用半导体光刻技术对所述第一阻挡层(10 作图形化，在所述硅基底(101)的上表面开出所述PM0SFET(121)的源漏区(131)的窗口，以及所述压敏电阻(122)和所述温敏电阻(141)的欧姆接触区(131’ )的窗口 ；以所述第一阻挡层(10 为掩模，通过高剂量离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET(121)的源漏区(131)和所述压敏电阻(122)的欧姆接触区 (132)，以及在所述体硅区域上形成所述温敏电阻(141)的欧姆接触区(132)；去除所述第一阻挡层(102)，在所述硅基底(101)的上表面生长形成第二阻挡层 (112)；采用半导体光刻技术对所述第二阻挡层(11 作图形化，在所述硅基底(101)的上表面开出所述PM0SFET(121)的沟道区域(133)的窗口，以及所述压敏电阻(122)和所述温敏电阻(141)的电阻条(134)的窗口 ；以所述第二阻挡层(11 为掩模，通过离子注入工艺透过上述窗口在所述压敏薄膜上形成所述PM0SFET (121)的沟道区域(133)和所述压敏电阻(122)的电阻条(134)，以及在所述体硅区域上形成所述温敏电阻(141)的电阻条(134)；采用半导体光刻技术再次对所述第二阻挡层(11 作图形化，在所述硅基底(101)的上表面刻蚀出所述PM0SFET(121)、压敏电阻(122)和温敏电阻(141)的金属接触孔(135)； 在所述硅基底(101)的上表面淀积金属导电层(136)；采用半导体光刻技术对所述金属导电层(136)作图形化，在所述PM0SFET(121)、压敏电阻(122)和温敏电阻(141)的金属接触孔(135)上方形成连线(137)，同时在所述 PM0SFET (121)的沟道区域(133)上方形成金属栅(138)。
10.根据权利要求9所述的复合传感器(100)的制造方法，其特征在于，在开出所述 PM0SFET(121)的沟道区域(133)的窗口，以及所述压敏电阻(122)和所述温敏电阻(141) 的电阻条(134)的窗口之后，所述制造方法还包括步骤在所述沟道区域(133)和所述电阻条(134)的窗口内热氧生长注入损伤保护层(113)。
11.根据权利要求10所述的复合传感器(100)的制造方法，其特征在于，所述压力传感器(120)的压敏电路包括两个PM0SFET (121)和两个压敏电阻(122)。
12.根据权利要求11所述的复合传感器(100)的制造方法，其特征在于，所述硅基底 (101)为{111}方向的硅片。
13.根据权利要求12所述的复合传感器(100)的制造方法，其特征在于，所述压敏薄膜为六边形薄膜。
14.根据权利要求13所述的复合传感器(100)的制造方法，其特征在于，所述金属导电层(136)的材料为铝。
15.根据权利要求14所述的复合传感器(100)的制造方法，其特征在于，在所述硅基底 (101)中形成中空的腔体(106)包括步骤刻蚀所述第一阻挡层(102)和所述硅基底(101)，在所述硅基底(101)中形成多个浅槽 (103)，所述浅槽(103)具有第一深度(hi)；在多个所述浅槽(103)的侧壁形成侧壁保护层(104)；进一步刻蚀多个所述浅槽(103)，在所述硅基底(101)中形成多个深槽(105)，所述深槽(105)相比于所述浅槽(103)加深第二深度(h2)；采用湿法腐蚀法腐蚀多个所述深槽(105)，在所述硅基底(101)内部形成腔体(106)；采用填充材料(107)将多个所述浅槽(10 完全填充，形成封闭的腔体(106)和位于所述腔体(106)之上的薄膜。
16.一种采用多种压敏元件的复合传感器(100、200)，位于硅基底(101、201)上，所述硅基底(101、201)分为压敏薄膜区域和体硅区域；所述复合传感器(100、200)包括压阻式压力传感器(120、220)和温度传感器(140、 240)；所述压力传感器(120、220)的压敏电路包括两个PM0SFET(121、221)和两个压敏电阻(122、222)，位于压敏薄膜的高应力有效区域，所述压敏薄膜下方具有中空的腔体(106、 203)；所述温度传感器(140 J40)的温敏电路包括温敏电阻(141、241)，位于体硅区域。
17.根据权利要求16所述的复合传感器(100、200)，其特征在于，所述硅基底(101、 201)为{111}方向或者{100}方向的硅片。
18.根据权利要求17所述的复合传感器(100、200)，其特征在于，当所述硅基底(101) 为{111}方向的硅片时，所述压敏薄膜为六边形薄膜；当所述硅基底O01)为{100}方向的硅片时，所述压敏薄膜为方形薄膜。
19.根据权利要求18所述的复合传感器(100、200)，其特征在于，所述PM0SFET(121、 221)、压敏电阻(122,222)和温敏电阻(141,241)的连线(137,207)和金属栅(138,207') 的材料为铝。
20.根据权利要求19所述的复合传感器(100、200)，其特征在于，所述腔体Q03)由所述硅基底O01)与一封闭基底(208)密闭而成。
21.根据权利要求20所述的复合传感器(100、200)，其特征在于，所述封闭基底(208) 为玻璃或者硅片。
全文摘要
本发明提供一种采用多种压敏元件的复合传感器及其制造方法，传感器包括压力和温度传感器；压敏电路有PMOSFET和压敏电阻，位于压敏薄膜；温敏电路有温敏电阻，位于体硅；方法包括提供硅基底；表面长阻挡层；背面开窗口并腐蚀成腔体，底部为压敏薄膜其余为体硅；去除阻挡层再长阻挡层；开源漏区和欧姆接触区窗口；压敏薄膜上作PMOSFET源漏和压敏电阻欧姆接触，体硅上作温敏电阻欧姆接触；去除阻挡层再长阻挡层；开沟道区域和电阻条窗口；压敏薄膜上作PMOSFET沟道区域和压敏电阻电阻条，体硅上作温敏电阻电阻条；刻接触孔；淀积导电层；接触孔上作连线，PMOSFET沟道区域上作金属栅；提供封闭基底，将腔体密闭。本发明不增加工艺难度，提高压力传感器灵敏度，性能可调。
文档编号G01L1/18GK102491256SQ20111044557
公开日2012年6月13日 申请日期2011年12月27日 优先权日2011年12月27日
发明者张挺, 张艳红 申请人:上海先进半导体制造股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
