专利名称：用于测量大规模阵列器件统计涨落的电路的制作方法
技术领域：
本发明涉及微电子半导体技术领域，特别涉及一种用于测量大规模阵列器件统计涨落的电路。
背景技术：
器件缩小的纳米尺度之后，一系列非理想的工艺条件以及物质的“粒子性”将导致器件参数(如沟道长度、栅氧化层厚度和沟道掺杂浓度等)偏离其设定值，而且这种偏离是随机的，最终将影响器件性能的统计涨落(Statistical Variability)。统计涨落在65纳米节点之后已经成为纳米CMOS技术和超大规模集成技术发展的重要障碍。典型的统计涨落源包括杂质随机涨落(Random Dopant Fluctuation)、线边界粗糙(Line EdgeRoughness)和金属栅功函数涨落(Work-Function Variation)等。统计涨落源对器件特性的影响往往是不确定性的，因此研究器件的统计涨落必须是统计式的，即研究的对象是具有一定样本量(通常至少为百的量级)的器件群，而非单一的器件。通常研究统计涨落的模拟方法是对各个统计涨落源进行建模，然后分别模拟受特定统计涨落源影响的具有一定样本量的器件群，独立的研究各个涨落源对器件特性的影响。而通过实验研究统计涨落有三个难点:第一，无法在实验中制造出受特定涨落源影响的器件。这是由于统计涨落源是本征非可控的，实验中无法通过控制工艺制造出只受某一特定涨落源影响的器件，因此实验中得到的结果往往都是所有统计涨落源综合影响的结果，而很多时候我们需要将它们的影响区别开来。第二，难以摒除周边辅助器件涨落的影响。实验中除了一定数量的待测器件阵列之外还有大量的周边电路的辅助器件，如果想得到待测器件阵列的统计涨落特性必须通过特殊的设计摒除辅助器件的统计涨落的影响。第三，难以测量大规模阵列器件的涨落特性。这是因为传统电路结构下的二维选中逻辑最终选中的往往不是一个器件，而是某一列或某一行的器件群，这些器件的导通电流之和会在互连线上产生一定的压降，当阵列规模较大时该压降将不可忽略。而通过三维选中逻辑虽然可以一次选中一个器件，但是会大大增加电路的复杂度。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是:如何在不大幅增加电路的复杂度的前提下，实现一次选中一个器件进行测量，以提高统计涨落的精确度。( 二 )技术方案为解决上述技术问题，本发明提供了一种用于测量大规模阵列器件统计涨落的电路，所述电路包括:待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑�？�、以及电学参数测量模块，所述电学参数测量�？椋糜诓饬克龃馄骷罅兄兴写獾ピ直鹪诓煌┘缪购驼ぜ缪瓜碌闹绷鞯缪匦�。
优选地，所述待测单元包括:选择管和待测管，所述选择管和待测管均为MOS管，所述选择管的源极与所述待测管的栅极连接。优选地，所述电学参数测量�？榘�:源电学参数测量子�？�、栅电学参数测量子�？椤⒁约奥┑缪Р问饬孔幽？椋鲈吹缪Р问饬孔幽？�、栅电学参数测量子�？�、以及漏电学参数测量子模块均由电学参数测量单元构成，每个电学参数测量单元均设有五个端口，所述五个端口分别为:Select端口、InOut端口、ToPadl端口、ToPad2端口、以及ToPad3端口，当Select端口的信号为选中时，InOut端口分别与ToPadl端口以及ToPad2端口连通，当Select端口的信号为非选中时，InOut端口与ToPad3端口连通。优选地，所述源电学参数测量子�？楹驼さ缪Р问饬孔幽？橹械牡缪Р问饬康ピ烤胨龃馄骷罅兄写獾ピ男惺嗤雎┑缪Р问饬孔幽？橹械牡缪Р问饬康ピ坑胨龃馄骷罅兄写獾ピ牧惺嗤鲈吹缪Р问饬孔幽？橹械拿扛龅缪Р问饬康ピ腟elect端口连接所述选中逻辑�？榈脑囱≡竦ピ�、InOut端口连接所述待测器件阵列中与其对应行的待测单元中待测管的源极、ToPadl端口连接源Drive接口、ToPad2端口连接源Sense接口、ToPad3端口连接源sink接口，所述漏电学参数测量子�？橹械拿扛龅缪Р问饬康ピ腟elect端口连接所述选中逻辑�？榈穆┭≡竦ピ�、InOut端口连接所述待测器件阵列中与其对应列的待测单元中待测管的漏极、ToPadl端口连接漏Drive接口、ToPad2端口连接漏Sense接口、ToPad3端口连接漏Clamp接口，所述栅电学参数测量子�？橹械拿扛龅缪Р问饬康ピ腟elect端口连接所述选中逻辑�？榈脑囱≡竦ピnOut端口连接所述待测器件阵列中与其对应行的待测单元中选择管的漏极、ToPadl端口连接栅Drive接口，ToPad2端口连接栅Sense接口，ToPad3端口连接栅Clamp接口，所述待测器件阵列中每一列的阵列单元的选择管的栅极均与该列所述选中逻辑�？榈穆┭≡竦ピ�。优选地，所述电学参数测量单元均由两个传输门、一个反相器和一个MOS管构成。优选地，所述选择管的漏极泄露电流小于待测管的栅极泄露电流。优选地，所述选择管的栅极电压大于等于所述选择管的阈值电压与所述待测管的栅极驱动电压之和。(三)有益效果本发明通过设置电学参数测量�？椋迪至嗽诓淮蠓黾拥缏返母丛佣鹊那疤嵯拢淮窝≈幸桓銎骷胁饬浚蕴岣咄臣普锹涞木范�。
图1是按照本发明一种实施方式的用于测量大规模阵列器件统计涨落的电路的具体结构示意图；图2是图1所示的电路中待测单元的放大示意图；图3是图1所示的电路中电学参数测量单元的端口示意图；图4是图3所示的电学参数测量单元内部的结构示意图；图5是图1所示的电路进行测量时的电路连接示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。图1是按照本发明一种实施方式的用于测量大规模阵列器件统计涨落的电路的具体结构示意图，参照图1，本实施方式的电路包括:待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑�？�、以及电学参数测量模块，所述电学参数测量�？椋糜诓饬克龃馄骷罅兄兴写獾ピ直鹪诓煌┘缪购驼ぜ缪瓜碌闹绷鞯缪匦�。图2是图1所示的电路中待测单元的放大示意图；参照图2，优选地，所述待测单元I包括:选择管1-2和待测管1-1，所述选择管1-2和待测管1-1均为MOS管，所述选择管1-2的源极与所述待测管1-1的栅极连接。参照图1，优选地，所述电学参数测量�？榘�:源电学参数测量子�？�2、栅电学参数测量子�？�3、以及漏电学参数测量子�？�4，所述源电学参数测量子模块2、栅电学参数测量子�？�3、以及漏电学参数测量子�？�4均由电学参数测量单元构成，参照图3，每个电学参数测量单元均设有五个端口，所述五个端口分别为=Select端口、InOut端口、ToPadl端口、ToPad2端口、以及ToPad3端口，当Select端口的信号为选中时，InOut端口分别与ToPadl端口以及ToPad2端口连通，当Select端口的信号为非选中时，InOut端口与ToPad3端口连通；参照图4，优选地，所述电学参数测量单元均由两个传输门、一个反相器和一个MOS管构成。参照图1，优选地，所述源电学参数测量子�？�2和栅电学参数测量子�？�3中的电学参数测量单元数量均与所述待测器件阵列中待测单元I的行数相同，所述漏电学参数测量子�？�4中的电学参数测量单元数量与所述待测器件阵列中待测单元I的列数相同，所述源电学参数测量子�？�2中的每个电学参数测量单元的Select端口连接所述选中逻辑�？榈脑囱≡竦ピ�5、InOut端口连接所述待测器件阵列中与其对应行的待测单元I中待测管1-1的源极、ToPadl端口连接源Drive接口 2-2、ToPad2端口连接源Sense接口 2-1、ToPad3端口连接源sink接口 2_3，所述漏电学参数测量子�？�4中的每个电学参数测量单元的Select端口连接所述选中逻辑�？榈穆┭≡竦ピ�6、InOut端口连接所述待测器件阵列中与其对应列的待测单元I中待测管1-1的漏极、ToPadl端口连接漏Drive接口 4_1、ToPad2端口连接漏Sense接口 4_2、ToPad3端口连接漏Clamp接口 4_3，所述栅电学参数测量子�？�3中的每个电学参数测量单元的Select端口连接所述选中逻辑�？榈脑囱≡竦ピ�5、InOut端口连接所述待测器件阵列中与其对应行的待测单元I中选择管1-1的漏极、ToPadl 端口连接栅 Drive 接口 3-1, ToPad2 端口连接栅 Sense 接口 3-2, ToPad3 端 口连接栅Clamp接口 3-3，所述待测器件阵列中每一列的阵列单元的选择管1_2的栅极均与该列所述选中逻辑模块的漏选择单元6连接。当需要选中一个待测管1-1时，将其所对应的漏选择单元和源选择单元的信号均置为有效，栅极与漏选择单元的信号相同，这样就使得选中待测管的三端(源极、漏极和栅极)通过电学参数测试电路(源极和漏极)和选择管(栅)分别连接至相应的Drive Pad ；同时将同一列的非选中待测器件阵列对应的选择管的漏端连接至栅Clamp接口，使这些器件的栅端通过导通的选择管1-2连接至低电平，从而这些非选中待测单元都是非导通的。这样就通过二维的选中信号(即漏选择单元和源选择单元的信号)实现了一次只选中一个待测管。同时，这种电路结构对于所有待测器件阵列的源极和漏极来说都是等效对称的，因此可以实现源漏反转测量，这在传统结构中是无法实现的，该测量方法的意义在于反测与正测结果的差值可以作为反映杂质随机涨落的指标，因此很难得的在实验中实现了单独研究杂志随机涨落影响的方法。为了排除衬底偏置的影响，须将所有待测单元的衬底接至固定电平，如接地。为了避免非选中待测单元I的选择管1-2不导通时在对应待测管1-1的栅端积累电荷(可能会导致电路功能失效)，优选地，所述选择管1-2的漏极泄露电流小于待测管
1-1的栅极泄露电流。为了保证选择管1-2能够传递足够高的栅驱动电压\ apply(对待测管1-1施加的栅压)，选择管1-2的栅端所加电压Ve—additimal (即选中信号的电压)应当至少比所需最高栅驱动电压高一个选择管的阈值电压vTH—additimal(ve—additimal彡Vapply+vTH—additimal)，优选地，所述选择管的栅极电压大于等于所述选择管的阈值电压与所述待测管的栅极驱动电压之和。本实施方式的电路的工作原理为:参照图5，在源Sense接口 2_1后接电压表测量选中待测管的源端电压，在源Drive接口 2-2通过电流表接地测量流过选中待测管的电流，在源Sink接口 2-3接地以引导其它非选中待测管的泄漏电流；在漏Sense接口 4_2接电压表测量选中待测管的漏端电压，在漏Drive接口 4-1接可调的漏驱动电压控制选中待测管的实际漏电压，在漏Clamp接口 4-3接地以避免非选中待测管上有较大的漏压；在栅Sense接口 3-2上接电压表测量选中待测管的实际栅压，在栅Drive接口 3_1上接可调的栅极驱动电压控制该待测管的实际栅压，在栅Clamp接口 3-3接可调的电压使得非选中待测器件阵列的栅诱导漏端泄露(GIDL)电流最小。这样就可以对阵列中所有待测管分别实现不同漏压和栅压下的直流电学特性测量。根据测量得到的每一个待测管在不同漏压下的iD-ve特性曲线，我们可以提取得到该器件`的阈值电压、亚阈值斜率、DIBL(漏感应势垒降低效应参数)以及1。 、Itjff等电学特性参数；通过统计分析阵列中所有器件的相应电学特性参数，可以得到该工艺制备得到器件的统计涨落特性。反向测量具体做法同正向测量，只是将原来的施加在漏极三个接口(即漏Drive接口、漏Sense接口、以及漏Clamp接口)加在源端(即源Drive接口、源Sense接口、以及源sink接口，所述源Drive接口、源Sense接口、以及源sink接口依次对应漏Drive接口、漏Sense接口、以及漏Clamp接口)，原来施加在源极三个接口加在漏端，各接口的接法如附图5所示。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种用于测量大规模阵列器件统计涨落的电路，其特征在于，所述电路包括:待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑�？�、以及电学参数测量�？椋� 所述电学参数测量�？椋糜诓饬克龃馄骷罅兄兴写獾ピ直鹪诓煌┘缪购驼ぜ缪瓜碌闹绷鞯缪匦�。
2.如权利要求1所述的电路，其特征在于，所述待测单元包括:选择管和待测管，所述选择管和待测管均为MOS管，所述选择管的源极与所述待测管的栅极连接。
3.如权利要求1所述的电路，其特征在于，所述电学参数测量�？榘�:源电学参数测量子�？�、栅电学参数测量子�？�、以及漏电学参数测量子�？椋鲈吹缪Р问饬孔幽？椤⒄さ缪Р问饬孔幽？�、以及漏电学参数测量子�？榫傻缪Р问饬康ピ钩桑扛龅缪Р问饬康ピ栌形甯龆丝冢鑫甯龆丝诜直鹞�=Select端口、InOut端口、ToPadl端口、ToPad2端口、以及ToPad3端口，当Select端口的信号为选中时，InOut端口分别与ToPadl端口以及ToPad2端口连通，当Select端口的信号为非选中时，InOut端口与ToPad3端口连通。
4.如权利要求3所述的电路，其特征在于，所述源电学参数测量子�？楹驼さ缪Р问饬孔幽？橹械牡缪Р问饬康ピ烤胨龃馄骷罅兄写獾ピ男惺嗤雎┑缪Р问饬孔幽？橹械牡缪Р问饬康ピ坑胨龃馄骷罅兄写獾ピ牧惺嗤鲈吹缪Р问饬孔幽？橹械拿扛龅缪Р问饬康ピ腟elect端口连接所述选中逻辑�？榈脑囱≡竦ピ�、InOut端口连接所述待测器件阵列中与其对应行的待测单元中待测管的源极、ToPadl端口连接源Drive接口、ToPad2端口连接源Sense接口、ToPad3端口连接源sink接口，所述漏电学参数测量子�？橹械拿扛龅缪Р问饬康ピ腟elect端口连接所述选中逻辑模块的漏选择单元、InOut端口连接所述待测器件阵列中与其对应列的待测单元中待测管的漏极、ToPadl端口连接漏Drive接口、ToPad2端口连接漏Sense接口、ToPad3端口连接漏Clamp接口，所述栅电学参数测量子�？橹械拿扛龅缪Р问饬康ピ腟elect端口连接所述选中逻辑�？榈脑囱≡竦ピ�、InOut端口连接所述待测器件阵列中与其对应行的待测单元中选择管的漏极、ToPadl端口连接栅Drive接口，ToPad2端口连接栅Sense接口，ToPad3端口连接栅Clamp接口，所述待测器件阵列中每一列的阵列单元的选择管的栅极均与该列所述选中逻辑�？榈穆┭≡竦ピ�。
5.如权利要求3所述的电路，其特征在于，所述电学参数测量单元均由两个传输门、一个反相器和一个MOS管构成。
6.如权利要求2 5中任一项所述的电路，其特征在于，所述选择管的漏极泄露电流小于待测管的栅极泄露电流。
7.如权利要求2 5中任一项所述的电路，其特征在于，所述选择管的栅极电压大于等于所述选择管的阈值电压与所述待测管的栅极驱动电压之和。
全文摘要
本发明公开了一种用于测量大规模阵列器件统计涨落的电路，涉及微电子半导体技术领域，所述电路包括待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑�？椤⒁约暗缪Р问饬磕？椋龅缪Р问饬磕？椋糜诓饬克龃馄骷罅兄兴写獾ピ直鹪诓煌┘缪购驼ぜ缪瓜碌闹绷鞯缪匦浴１痉⒚魍ü柚玫缪Р问饬磕？椋迪至嗽诓淮蠓黾拥缏返母丛佣鹊那疤嵯拢淮窝≈幸桓銎骷胁饬浚蕴岣咄臣普锹涞木范�。
文档编号G01R31/28GK103185842SQ20111045205
公开日2013年7月3日 申请日期2011年12月29日 优先权日2011年12月29日
发明者杜刚, 杨云祥, 刘晓彦, 康晋锋, 蔡帅 申请人:北京大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
