亚星游戏官网-www.yaxin868.com

专利名称：测试装置及测试方法
技术领域：
本发明涉及一种测试装置及测试方法。
背景技术：
被称为源同步的、与数据信号一起并行输出同步用的时钟信号的接口已广为人知。专利文献I记载了对采用这样接口的被测试器件进行测试的测试装置。专利文献I所记载的测试装置，根据被测试器件输出的时钟信号对数据信号进行取样，将取样得到的数据信号与期望值进行比较。专利文献I :美国专利第7644324号说明书

发明内容
发明要解决的技术问题 但是，采用源同步接口的器件，不是连续输出数据信号，而是在被输入读使能信号之后经过一定的时间后输出有效的数据信号。因此，测试装置对采用源同步接口的被测试器件进行测试时，必须在从被测试器件输出了有效的数据信号的时序中精度良好地取得数据信号。为了解决上述问题，在本发明的第I方式中，提供一种测试装置和测试方法，所述测试装置是测试输出数据信号和表示所述数据信号取样时序的时钟信号的被测试器件的测试装置，其包括取得部，以与所述被测试器件输出的所述时钟信号对应的时序取得所述被测试器件输出的所述数据信号；缓冲部，具有多个条目，在与所述被测试器件输出的时钟信号对应的时序中，依次在各条目对被所述取得部取得的数据信号进行缓冲，以根据该测试装置的测试周期发生的时序信号的时序输出在各条目缓冲后的数据信号；判断部，按照将被所述缓冲部输出的所述数据信号与期望值比较后的结果，判断所述被测试器件的好坏。另外，上述发明的概要，并未列举出本发明的必要的技术特征的全部，这些特征的次级组合也能构成本发明。


图I表示被测试器件200，及测试被测试器件200的本实施方式涉及的测试装置10。图2表示从被测试器件200输出的数据信号及时钟信号的时序。图3表示本实施方式涉及的测试装置10的构成。图4表示时钟生成部36构成的一个例子，及数据取得部38构成的一个例子。图5表示数据信号，时钟信号，延迟信号，第I选通信号，第2选通信号，以及取样时钟的时序的一个例子。图6表示进行作为存储器设备的被测试器件200的功能测试时的时序图。
图7表示在读出处理期间，从测试装置10向被测试器件200发送的命令及读使能信号、从被测试器件200向测试装置10发送的时钟信号及数据信号、屏蔽信号及取样时钟的时序，以及从缓冲部54向判断部42转送的数据的时序的一个例子。图8表示本实施方式的变形例涉及的测试装置10的构成。图9表示变形例涉及的测试装置10的时钟取得时序的一个例子。
具体实施例方式下面通过发明的实施的方式说明本发明，但以下实施方式并不限定权利要求所涉及的发明，另外，在实施方式中说明的特征组合并非全部都是发明的解决手段所必须的。图1，表示被测试器件200，及对被测试器件200进行测试的本实施方式涉及的测试装置10。图2，表示从被测试器件200输出的数据信号及时钟信号的时序。
本实施方式涉及的测试装置10，对被测试器件200进行测试。在本实施方式中，测试器件200，通过作为双向总线的DDR(Double Data Rate)接口，和其他器件进行数据收发。DDR接口，并行传输多条数据信号DQ和表示取样数据信号DQ的时序的时钟信号DQS0在本例中，DDR接口，例如，如图2所示，对4条数据信号000、001、002、003转送I条时钟信号DQS。同时，DDR接口，相对时钟信号DQS的比率，转送与时钟信号DQS同步的2倍的比率的数据信号DQ。 在本实施方式中，被测试器件200，比如是非易失性存储器器件，通过DDR接口，从其他控制用器件写入及读出数据。本实施方式涉及的测试装置10，通过作为这样的双向总线的DDR接口与被测试器件200进行数据信号DQ及时钟信号DQS的收发，来测试被测试器件200。并且，测试装置10，还与被测试器件200之间进行写使能信号及读使能信号等的控制用信号的收发。图3，表示本实施方式涉及的测试装置10的构成。测试装置10，具有多个数据端子12、时钟端子14、时序发生部22、图案发生部24、多个数据用比较仪32、时钟用比较仪34、时钟生成部36、多个数据取得部38、判断部42、测试信号供给部44，以及屏蔽部50。多个数据端子12各自通过作为双向总线的DDR的接口，连接于被测试器件200中的数据信号的输入输出端子上。在本例中，测试装置10具有4个数据端子12。4个数据端子12分别通过DDR接口连接于被测试器件200中的4条数据信号的DQ0、DQ1、DQ2、DQ3的各自的输入输出端子。时钟端子14，经由DDR接口与被测试器件200中的时钟信号DQS的输入输出端子连接。时序发生部22按照在该测试装置10内部中发生的基准时钟，发生与该测试装置10的测试周期对应的时序信号。时序发生部22，作为一个例子，发生测试周期同步的时序信号。图案发生部24发生期望值图案，该期望值图案表示从被测试器件200输出的数据信号的期望值。同时，图案发生部24，发生表示供给于被测试器件200的测试信号的波形的测试图案。图案发生部24，作为一个例子，根据程序的实行而发生期望值图案及测试图案。多个数据用比较仪32对应经由DDR接口和被测试器件200之间进行收发的多个数据信号的各个而设置。在本例中，测试装置10，具有与4条数据信号DQO、DQU DQ2、DQ3分别对应的4个数据用比较仪32。多个数据用比较仪32分别经由所对应的数据端子12接受从被测试器件200输出的对应的数据信号。多个数据用比较仪32分别将接收到的数据信号与预定的阈值电平进行比较并逻辑值化，输出逻辑值化后的数据信号。与经由DDR接口与被测试器件200之间进行收发的时钟信号DQS相对应设置时钟用比较仪34。时钟用比较仪34，经由对应的时钟端子14，接收从被测试器件200输出的对应的时钟信号。并且，时钟用比较仪34，将所接收的时钟信号与预定的阈值电平比较后逻辑值化，输出逻辑值化后的时钟信号。时钟生成部36，根据被时钟用比较仪34逻辑值化得到的时钟信号，生成用于对从被测试器件200输出的数据信号取样的取样时钟。在本例中，时钟生成部36生成时钟信号的2倍的比率的取样时钟。多个数据取得部38，与被测试器件200通过DDR接口输出的多个数据信号分别对应设置。在本例中，测试装置10具有与4个数据信号DQO、DQU DQ2、DQ3分别对应的4个数据取得部38。 多个数据取得部38的各个，以与时钟信号对应的取样时钟的时序取得被测试器件200输出的数据信号。在本实施方式中，多个数据取得部38分别在由时钟生成部36生成的取样时钟的时序中，取得所对应的数据信号的数据值。并且，多个数据取得部38分别按照在该测试装置10内部发生的时序信号的时序输出所取得的数据信号。在本实施方式中，多个数据取得部38分别输出以被时序发生部22生成的时序信号的时序取得的数据信号的各数据值。这样，多个数据取得部38的各个，能够以对应于从被测试器件200输出的时钟信号的时序取得被测试器件200输出的数据信号，以与该测试装置10的内部的基准时钟同步的时序输出所取得的时钟。即，多个数据取得部38的各个，能够将数据信号时钟从由被测试器件200输出的时钟信号，替换成在该测试装置10内部发生的基准时钟。判断部42，基于多个数据取得部38各自取得的数据信号与期望值比较后的结果，判断被测试器件200的好坏。在本实施方式中，判断部42对多个数据取得部38的各自输出的数据信号的数据值和由从判断部42发生的期望值图案表示的期望值进行比较。并且，在本实施方式中，判断部42，根据多个数据取得部38所取得的数据信号的数据值分别与期望值一致，来判断被测试器件200为正常。测试信号供给部44按照图案发生部24发生的测试图案对被测试器件200供给测试信号。在本实施方式中，测试信号供给部44，作为测试信号，通过DDR接口对被测试器件200输出多个数据信号的同时，通过DDR接口对被测试器件200输出表示所输出的数据信号的取样时序的时钟信号。即，测试信号供给部44，经由多个数据端子12对被测试器件200输出多个数据信号DQO、DQU DQ2、DQ3的同时，经由时钟端子14对被测试器件200输出时钟信号DQS。并且，测试信号供给部44，将准许数据输出的读使能信号作为控制用信号提供给被测试器件200。这样，测试信号供给部44，能够经由DDR接口，输出包含从被测试器件200存储在内部的数据的数据信号DQ。屏蔽部50，在被测试器件200不输出时钟信号期间，屏蔽由多个数据取得部38的每个的数据取得。即，屏蔽部50，在被测试器件200不输出时钟信号期间，使在多个数据取得部38的各个中的数据取得动作停止。同时，屏蔽部50，作为一个例子，通过依照测试程序而动作的图案发生部24指定被测试器件200不输出时钟信号的期间。即，屏蔽部50，根据从图案发生部24发生的测试图案，进行转换是屏蔽还是准许多个数据取得部38的数据取得动作。
在本实施方式中，屏蔽部50，在被测试器件200不输出时钟信号期间，屏蔽向多个数据取得部38供给的取样时钟。即，在本实施方式中，屏蔽部50，在被测试器件200输出时钟信号期间向数据取得部38供给取样时钟，在被测试器件200不输出时钟信号期间将取样时钟屏蔽成固定值。如，屏蔽部50，也可以通过在时钟生成部36输入段中由屏蔽电路屏蔽时钟信号，屏蔽向数据取得部38供给的取样时钟。同时，比如，屏蔽部50，也可以通过在时钟生成部36输出段中由屏蔽电路屏蔽取样时钟，屏蔽向数据取得部38供给的取样时钟。同时，屏蔽部50，也可以在缓冲部54的内部，屏蔽取样时钟或数据信号。作为一个例子，屏蔽部50也可在在缓冲部54内部的FIFO等的缓冲器的前段中，屏蔽取样时钟或数据信号。图4，表示时钟生成部36构成的一个例子及数据取得部38构成的一个例子。图5，表示数据信号、时钟信号、延迟信号、第I选通信号、第2选通信号及取样时钟的时序的一个例子。数据取得部38，输入如图5(A)所示的、包含以预定的数据速率被传送的数据值的数据信号DQ。并且，数据取得部38，按照时钟生成部36生成的取样时钟的时序，顺次对数据信号DQ中包含的各数据进行取样。时钟生成部36，作为一个例子，具有延迟器62、选通发生部64和合成部66。延迟器62，作为一个例子，输入如图5 (B)所示的、被测试器件200输出的、数据信号DQ的2倍的速率的时钟信号DQS。并且，延迟器62输出如图5(C)所示的，将所输入的时钟信号DQS时间延迟该时钟信号DQS的1/4周期后的延迟信号。选通发生部64，发生如图5(D)所示的，在延迟信号的上升沿中有微小时间幅度的脉冲的第I选通信号。由此,时钟生成部36，能够输出表示取样数据信号DQ中的奇数位的数据值的时序的第I选通信号。同时，选通发生部64，发生如图5(E)所示的、在延迟信号的下降沿中具有微小时间幅度的脉冲的第2选通信号。由此，时钟生成部36，能够输出表示取样数据信号DQ中的偶数位的数据值的时序的第2选通信号。再者，也可为第I选通信号表示对数据信号DQ中的偶数位的数据进行取样的时序，第2选通信号表示对数据信号DQ中的奇数位的数据取样的时序。合成部66，输出如图5(F)所示的、合成了第I选通信号及第2选通信号得到的取样时钟。合成部66，作为一个例子，输出将第I选通信号及第2选通信号进行逻辑和运算后的取样时钟。这样，合成部66，能输出表示数据信号DQ所包含的各数据值的眼开(Eye-opening)的大致中心的时序的取样时钟。同时，数据取得部38，具有取得部52、缓冲部54和溢出检测部56。取得部52，在图5 (F)的取样时钟的时序中取得图5(A)表示的数据信号DQ的各数据值。取得部52，作为一个例子，包含奇数侧触发器72和偶数侧触发器74和多路复用器76。
奇数侧触发器72，在第I选通信号的时序中取得从被测试器件200输出的数据信号DQ的数据值并保持在内部。偶数侧触发器74，在第2选通信号的时序中取得从被测试器件200输出的数据信号DQ的数据值保持在内部。多路复用器76，在取样时钟的时序中交替选择奇数侧触发器72保持的数据信号DQ的数据值，和偶数侧触发器74保持的数据信号DQ的数据值，提供给缓冲部54。这样，取得部52，能够以与时钟生成部36生成的取样时钟对应的时序取得数据信号DQ的数据值。缓冲部54有多个条目。缓冲部54，根据被时钟生成部36生成的取样时钟的时序顺次在各条目缓冲从取得部52的多路复用器76被顺次输出的数据信号DQ的数据值。进一步地，缓冲部54，按输入顺序，以与该测试装置10的测试周期对应发生的时序信号的时序从各条目输出在各条目被缓冲的数据信号DQ的数据值。并且，缓冲部54，对判断部42供给所输出的数据信号DQ的数据值。这样的时钟生成部36及数据取得部38，能够以与时钟信号DQS对应的时序取得从被测试器件200输出的数据信号DQ的同时，将所取得的数据信号DQ的各数据值替换成在该测试装置10内部发生 的时序信号的时序，供给判断部42。溢出检测部56检测缓冲部54是否溢出。溢出检测部56，根据缓冲部54已经溢出的情况将表示溢出发生的信息比如存储在内部的寄存器中。并且，表示溢出发生的信息，比如在测试结束时，被测试控制部等读出。测试控制部，在表示溢出发生的信息被读出时，判断测试没有被正常实行后，比如判断对应的被测试器件200不良，实行所对应的被测试器件200的重新测试。图6，表示在进行作为存储器器件的被测试器件200的功能测试时的时序图。被测试器件200，是经由双向总线DDR接口与其他的器件之间收发数据的存储器器件。测试为存储器器件的被测试器件200时，测试装置10做以下动作。首先，在步骤Sll中，测试装置10，对成为在被测试器件200中的测试对象的地址区域，写入预定的数据。接着，在步骤S12中，测试装置10，读出被写入成为被测试器件200中的测试对象的地址区域的数据。并且，在步骤S13中，测试装置10将读出的数据与期望值比较，判断成为被测试器件200中的测试对象的地址区域是否正常动作。测试装置10，通过对被测试器件200中的全部的地址区域实行这样的处理，来判断被测试器件200的好坏。在这里，屏蔽部50，在该测试装置10向被测试器件200发送写入数据期间，屏蔽在数据取得部38中的数据取得。即，屏蔽部50，在该测试装置10进行向被测试器件200写入处理期间，屏蔽在数据取得部38中的数据取得。同时，屏蔽部50，在步骤Sll的写入处理及步骤S12的读出处理以外的期间中，屏蔽在数据取得部38中的数据取得。同时，进一步地，屏蔽部50，即使是在步骤S12的读出处理中，也在被测试器件200没输出数据信号期间，屏蔽在数据取得部38的数据取得。屏蔽部50，通过在这样的期间中屏蔽数据取得部38中的数据取得，能够在被测试器件200没输出时钟信号期间，屏蔽在数据取得部38中的数据取得。并且，屏蔽部50，在读出处理中的、被测试器件200向该测试装置10发送读出数据期间，能解除数据取得部38的屏蔽状态，让数据取得部38取得数据。图7，给出了在读出处理期间，从测试装置10发送到被测试器件200的命令及读使能信号、从被测试器件200发送到测试装置10的时钟信号及数据信号、屏蔽信号及取样时钟的时序，以及从缓冲部54向判断部42转送的数据的时序的一个例子。当经由DDR接口从作为存储器器件的被测试器件200读出数据时，测试装置10做如下所示的动作。首先，测试装置10的测试信号供给部44，通过DDR接口对被测试器件200输出表示对被测试器件200指示数据信号输出的命令(比如读命令)的数据信号及时钟信号(时刻t31)。接着，测试信号供给部44对被测试器件200供给准许数据输出的读使能信号(时刻 t32)。接着，被给予读命令的被测试器件200，通过DDR接口在读命令被给予起经过一定时间后，输出包含了被读命令表示的地址中存储的数据值的数据信号DQ(时刻t35)。与此同时，被测试器件200通过DDR接口输出表示数据信号DQ的取样时序的时钟信号DQS (时刻t35)。并且，被测试器件200，一输出一定的数据量的数据信号DQ，马上结束数据信号DQ及时钟信号DQS的输出(时刻t37)。还有，被测试器件200，在数据信号DQ的输出期间(时刻t35 t37间)以外的期 间，不驱动数据信号DQ的输入输出端子，为高阻抗(HiZ)。同时，被测试器件200，在数据信号DQ的输出期间(时刻t35 t37间)之前的一定期间(时刻t33 时刻t35)中，时钟信号DQS固定在预定的信号电平比如低逻辑电平上。同时，被测试器件200，在将时钟信号DQS固定在预定的信号电平的期间之前(时刻t33之前)，及数据信号DQ的输出期间以后(时刻t37之后)，不驱动时钟信号DQS的输入输出端子，为高阻抗(HiZ)。并且，测试装置10的数据取得部38，在被测试器件200输出数据信号期间(时刻t35 t37间)，按照被测试器件200输出的时钟信号DQS的时序，顺次取得数据取得信号DQ的各数据值。数据取得部38，把已取得的数据在各条目顺次缓冲。在这里，屏蔽部50在该测试装置10的测试信号供给部44向被测试器件200发送命令期间，屏蔽取样时钟并作为固定值。由此，屏蔽部50在测试装置10向被测试器件200供给信号期间，能够将数据取得进行屏蔽。并且，屏蔽部50，在该测试装置10的测试信号供给部44输出命令后，到预定的基准延迟时间Tx经过为止的期间，将取样时钟屏蔽并作为固定值。预定的基准延迟时间Tx，是被测试器件200不输出时钟信号的期间，比如，根据被测试器件200的规格及实验结果等来设定。由此，屏蔽部50，在被测试器件200不输出时钟信号期间，能将数据取得屏蔽。并且，屏蔽部50，在测试信号供给部44输出命令之后，且预定的基准延迟时间经过后的期间中，解除屏蔽取样时钟的状态，对数据取得部38供给取样时钟。由此，屏蔽部50，在时钟信号被输出期间，能让数据取得部38确实进行数据取得。同时，屏蔽部50可以在测试信号供给部44输出命令之后的经过了基准延迟时间Tx之后的期间中，以时钟信号DQS是预定的信号电平作为条件，向数据取得部38供给与被测试器件200输出的时钟信号DQS对应的取样时钟。在源同步接口中，在数据信号DQ即将输出时，时钟信号DQS在一定期间被固定于预定的信号电平(比如低逻辑电平)。因此，屏蔽部50在时钟信号被输出之前，能确实地将数据取得部38设定为能够进行数据取得的状态。同时，屏蔽部50，在测试信号供给部44输出命令之后并经过了基准延迟时间Tx之后期间中，以时钟信号DQS是预定的信号电平作为条件，向数据取得部38供给与被测试器件200输出的时钟信号DQS对应的取样时钟。由此，屏蔽部50，在被测试器件200为被预定了时钟信号DQS的信号电平之后，能从屏蔽状态向数据取得状态转换。同时，从被测试器件200输出的读出数据的比特数，由命令内容等决定。因此，根据给予了 I次命令的情况而从被测试器件200输出的时钟信号DQS的时钟数，根据所给与被测试器件200的命令的内容决定。因此，屏蔽部50，在与从被测试器件200被输出的时钟信号DQS对应的取样时钟输出开始之后，时钟信号DQS的时钟数达到了基准时钟数时，将取样时钟屏蔽成固定值，停止取样时钟向数据取得部38的供给。由此，屏蔽部50，能以正确的时序从正在供给取样时钟的状态向将取样时钟屏蔽为固定值的状态转换。如以上所述，本实施方式涉及的测试装置10，在被测试器件200没输出数据信号及时钟信号期间，能够使从被测试器件200输出的数据不被取得。S卩，测试装置10，在被测试器件200不驱动数据信号及时钟信号的输入输出端子，而使其为高阻抗状态的情况下，能够使数据不被取得。由此，根据测试装置10，能够不取得不确定的数据值而高精度地测试。另外，进一步地，测试装置10的判断部42，在测试信号供给部44输出读使能信号 之后，在经过预定的时间Ty的过程后，接收被缓冲部54输出的数据信号，与期望值比较。在本例中，判断部42，在从时刻t32起，至少经过了一定时间Ty之后的时刻t36中，从缓冲部54接受数据信号的转送。判断部42，作为一个例子，在所述测试信号供给部44输出所述读使能信号之后，在从接受根据被测试器件200的规格确定的读使能信号后，到输出所述数据信号为止的最大延迟时间以上经过之后的期间中，从所述缓冲部54接收所述数据信号。由此，判断部42，能够回避在从被测试器件200输出的数据信号被缓冲部54缓冲之前从缓冲部54读取无效的数据做判断的情况。因此，根据测试装置10，能确实取得并测试从被测试器件200输出的数据信号。再者，在从取得部52取得数据信号到缓冲部54取得数据信号为止的时间产生延迟的时候，判断部42，在经过了大于等于将取得部52中的延迟时间和从被给与读出允许信号之后到输出数据信号为止的最大延迟时间相加后得到的时间之后的期间中，从缓冲部54接收数据信号。同时，缓冲部54，在相当于被测试器件200中的最大延迟时间的时间中，优选具有被测试器件200输出可能的数据数以上的条目数。由此，缓冲部54，在从被测试器件200输出的数据信号，延迟了被给与读使能信号之后最大延迟时间的情况下，也能不溢出地缓冲数据信号。如以上所述，本实施方式涉及的测试装置10，在对被测试器件200给与读使能信号之后，在预定的时间经过后，将被缓冲部54缓冲的数据信号与期望值比较。由此，根据测试装置10，能够回避在从被测试器件200输出的数据信号被缓冲部54缓冲之前开始判断，从而确实取得被测试器件200输出的数据信号并进行测试。图8，表示本实施方式涉及的变形例子的测试装置10的构成。本变形例涉及的测试装置10，因为和图3表示的本实施方式涉及的测试装置10大体上采用同一构成及功能，所以，对与图3表示的本实施方式涉及的测试装置10具有的部件大体上同样的构成及功能的部件附加同样的符号，并省略对相同点的说明。测试装置10，还具有训练部82和时钟取得部84。训练部82，在被测试器件200的测试之前，测量对被测试器件200输出命令之后到接收到来自被测试器件200的有效的时钟信号为止的延迟时间。更具体地，训练部82，控制测试信号供给部44，从测试信号供给部44对被测试器件200指示数据信号的输出的命令比如使之发送读命令。并且，训练部82，测量从测试信号供给部44发送命令之后，到接受来自被测试器件200的有效的时钟信号为止的延迟时间。时钟取得部84，取得被测试器件200输出的时钟信号。并且，时钟取得部84，检测是否已经取得了从被测试器件200输出的时钟信号。图9，表示变形例涉及的测试装置10的时钟取得时序的一个例子。训练部82，在被测试器件200测试之前，从测试信号供给部44反复数次输出对被测试器件200指示数据信号输出的命令(比如读命令)。据此，测试信号供给部44，对被测试器件200比如多次发送读命令。并且，训练部82，每次让测试信号供给部44输出读命令时，让时钟取得部84取得时钟信号。在该情况中，训练部82，让时钟取得部84取得时钟信号的时序，在每个读命令变化。并且，训练部82，基于使之取得了相对多个命令的时钟信号的结果，测量从被给予读命 令到输出时钟信号为止的延迟时间。比如，训练部82，对时钟取得部84设定检测窗，该检测窗针对每个读命令规定用于判断是否在每个读命令输出时钟信号的时间幅度。在该情况中，训练部82，针对每个读命令使之移动检测窗的位置。并且，时钟取得部84，针对每个读命令，在被设定的检测窗内中判断是否完成了取得时钟信号。时钟取得部84，作为一个例子，在检测窗内中，检测逻辑电平反转的脉冲信号的取得是否完成。进行了这样的检测的时候，时钟取得部84能够取得时钟信号的最早的时间的检出窗的位置，变为到从被测试器件200接受有效的时钟信号为止的延迟时间。由此，训练部82，能够测定被测试器件200从得到读命令到输出时钟信号为止的延迟时间。训练部82，在屏蔽部50设定与所测量的延迟时间对应的基准延迟时间。并且，屏蔽部50，在测试的过程中，使用与训练部82测量的延迟时间对应的基准延迟时间，输出来自被测试器件200的时钟信号对应的取样时钟。通过以上所述的，测试装置10，即使每个被测试器件200在接收命令后到输出数据信号为止的时间具有个体差异，也能够测得与各自的个体对应的正确的基准延迟时间。由此，根据测试装置10，在被测试器件200开始输出读出数据的时序中，能够精度良好地将取样时钟的输出从屏蔽状态向使能状态转换。以上用实施的方式说明了本发明，但本发明的技术范围并不受上述实施方式所记载的范围所限定。本领域技术人员明白可对上述实施方式施加各种变更或改良。根据权利要求的记载可知该施加有各种变更或改良的方式也包含于本发明的技术范围内。应该注意的是，在权利要求、说明书和在附图中表示的装置、系统、程序，以及在方法中的动作、次序、步骤和阶段等的各处理的执行顺序，只要没有特别注明“比…先”、“在…之前”等，或者只要不是后边的处理必须使用前面的处理的输出，就可以以任意顺序实施。有关权利要求、说明书和附图中的动作流程，为了说明上的方便，说明中使用了“首先”、“其次”等字样，但即使这样也不意味着以这个程序实施是必须的条件。附图标记说明10测试装置
12数据端子14时钟端子22时序发生部24图案发生部32数据用比较仪34时钟用比较仪36时钟生成部38数据取得部
42判断部44测试信号供给部50屏蔽部52取得部54缓冲部56溢出检测部62延迟器64选通发生部66合成部72奇数侧触发器74偶数侧触发器76多路复用器82训练部84时钟取得部200被测试器件
权利要求
1.一种测试装置，是对输出数据信号和表示所述数据信号取样时序的时钟信号的被测试器件进行测试的测试装置，其特征在于，包括 取得部，以与所述被测试器件输出的所述时钟信号对应的时序取得所述被测试器件输出的所述数据信号； 缓冲部，具有多个条目，在与所述被测试器件输出的时钟信号对应的时序中，依次在各条目对被所述取得部取得的数据信号进行缓冲，以与该测试装置的测试周期对应发生的时序信号的时序，输出在各条目中缓冲后的数据信号； 判断部，基于将被所述缓冲部输出的所述数据信号与期望值比较后的结果，判断所述被测试器件的好坏。
2.根据权利要求I所述的测试装置，其特征在于，还包括 时序发生部，基于该测试装置的内部时钟，发生与所述测试周期对应的所述时序信号。
3.根据权利要求I所述的测试装置，其特征在于，还包括 溢出检测部，与所述缓冲部所溢出的情况对应，存储表示溢出发生的信息。
4.根据权利要求I所述的测试装置，其特征在于，还具有 测试信号供给部，其对所述被测试器件供给测试信号； 所述测试信号供给部，将允许使所述数据信号从所述被测试器件输出的命令及数据输出的读使能信号作为所述测试信号输出； 所述判断部，在所述测试信号供给部输出所述读使能信号之后，在经过预先确定的时间后，接收被所述缓冲部输出的所述数据信号，并与期望值比较。
5.根据权利要求4所述的测试装置，其特征在于， 所述判断部，在所述测试信号供给部输出所述读使能信号之后，在从接受根据所述被测试器件的规格确定的所述读使能信号后，到输出所述数据信号为止的最大延迟时间以上时间经过之后的期间中，从所述缓冲部接收所述数据信号。
6.根据权利要求5所述的测试装置，其特征在于， 所述缓冲部，在相当于所述最大延迟时间的时间内，具有所述被测试器件可能输出的数据数以上的条目数。
7.根据权利要求I所述的测试装置，其特征在于， 该测试装置，经由双向总线，与所述被测试器件之间收发数据信号及时钟信号。
8.根据权利要求I所述的测试装置，其特征在于， 所述被测试器件是经由双向总线收发数据信号及时钟信号的存储器器件。
9.一种测试方法,是对输出数据信号和表不所述数据信号取样时序的时钟信号的被测试器件进行测试的测试装置中的测试方法，其特征在于， 取得部，以与所述被测试器件输出的所述时钟信号对应的时序取得所述被测试器件输出的所述数据信号； 具有多个条目的缓冲部，在与所述被测试器件输出的时钟信号对应的时序中，依次在各条目对被所述取得部取得的数据信号进行缓冲； 所述缓冲部，以与该测试装置的测试周期对应发生的时序信号的时序输出在各条目中缓冲后的数据信号； 基于将被所述缓冲部输出的所述数据信号与期望值比较后的结果，判断所述被测试器件的好 坏。
全文摘要
本发明的目的是确实取得数据并测试。本发明提供一种用于测试输出数据信号和表示数据信号取样时序的时钟信号的被测试器件的测试装置，包括取得部，以与被测试器件输出的时钟信号对应的时序取得被测试器件输出的数据信号；缓冲部，具有多个条目，在与被测试器件输出的时钟信号对应的时序中，依次在各条目对被取得部取得的数据信号进行缓冲，以根据该测试装置的测试周期发生的时序信号的时序输出在各条目缓冲后的数据信号；判断部，其将被缓冲部输出的数据信号与期望值进行比较。
文档编号G01R31/00GK102798773SQ20121016971
公开日2012年11月28日 申请日期2012年5月28日 优先权日2011年5月27日
发明者大岛广美 申请人:爱德万测试株式会社