一种天地波一体化组网的高频地波雷达同步系统的制作方法
【专利摘要】本实用新型公开了一种天地波一体化组网的高频地波雷达同步系统，本实用新型的系统包括PCI接口�？�、基于FPGA芯片的双口RAM和PCI时序控制�？�、GPS接收�？�、主控�？�、同步控制模块和系统复位电路；本实用新型采用标准的CPCI总线接口，CPCI所具有高开放性、高可靠性、可热插拔等特性提高了整个雷达系统稳定度。同时，FPGA同步控制�？楦涸鹜娇刂撇ㄐ蔚牟沟美状锵低车耐绞毙蛄榛羁膳渲谩１臼涤眯滦退弑傅恼庑┨氐闶迪至颂斓夭ㄒ换橥咂档夭ɡ状锏统杀�、高稳定以及高精度的同步。
【专利说明】一种天地波一体化组网的高频地波雷达同步系统
【技术领域】
[0001]本实用新型属于雷达【技术领域】，特别是涉及一种天地波一体化组网的高频地波雷达冋步系统。
【背景技术】
[0002]高频地波雷达(HF Surface Wave Radar)作为一种新兴的海洋监测技术,具有超视距、大范围、全天候以及低成本等优点，被认为是一种能实现对各国专属经济区(EEZ)监测进行有效监测的高科技手段。
[0003]但是现在的雷达普遍的问题是单个孤立的工作，覆盖范围�。袢⌒畔⒂邢蓿延谑迪侄源蠓段虻母呔忍讲�。已有的组网雷达也局限于同种雷达的相互组网。
[0004]天地波一体化组网高频地波雷达系统可以实现天波发射，地波接收的工作方式。由于天波信号经过电离层反射后，能够覆盖很大面积的区域，只要实现在海岸边的接收，就能够获取大面积的�？鲂畔ⅲ虼耸且恢旨玫奶讲夂？龅囊瞧�。
[0005]目前的收发分置的同步方式有不同的缺陷。光纤网同步方式费用昂贵，微波中继方式成本高，直达波同步方式只能提取到发射信号的时间同步信息。
实用新型内容
[0006]为了解决上述的技术问题，本实用新型提供了一种天地波一体化组网的高频地波雷达同步系统，为天地波一体化组网的高频地波雷达提供高精度，可配置的同步信号。
[0007]本实用新型所采用的技术方案是:一种天地波一体化组网的高频地波雷达同步系统，其特征在于:包括PCI接口�？�、基于FPGA芯片的双口 RAM和PCI时序控制模块、GPS接收模块、主控�？�、同步控制�？楹拖低掣次坏缏罚�
[0008]所述的PCI接口�？榈腜CI端口与CPCI总线相连，LOCAL端与所述的FPGA芯片的PCI时序控制�？橄嗔⑼ü贔PGA芯片的PCI时序控制�？榍龅腜CI接口�？榈腜CI芯片；
[0009]所述的GPS接收�？橛胨龅耐娇刂颇？橄嗔糜谔峁〨PS同步锁定状态信息；
[0010]所述的主控�？榉直鹩胨龅幕贔PGA芯片的双口 RAM和PCI时序控制�？�、GPS接收�？�、同步控制�？楹拖低掣次坏缏废嗔糜诙寥∷龅乃� RAM存储的配置参数、实时配置所述的同步控制模块、获取所述的GPS接收�？榈淖刺畔⒓笆迪窒低掣次�。
[0011]作为优选，所述的PCI接口模块核心元件采用的是PCI9054桥接芯片。
[0012]作为优选，所述的FPGA芯片采用的是EP3C4芯片。
[0013]作为优�。龅闹骺啬？椴捎玫氖�51单片机，其UART可以通过max232芯片与GPS的UART相连，用于获取GPS接收�？榈淖刺畔�。
[0014]作为优�。龅耐娇刂颇？椴捎玫氖茿ltera公司的Cyclone II系列FPGAEP2C5芯片。[0015]作为优�。龅腉PS接收�？榘℅PS天线和GPS同步时钟模块，所述的GPS同步时钟�？榻ü龅腉PS天线接收到的信息经过电平转换芯片后与所述的主控�？榻惺萁换�。
[0016]作为优选，所述的GPS同步时钟模块核心元件采用的是ublox公司的LEA-6T GPS接收芯片。
[0017]本实用新型的有益效果是:
[0018](I)本实用新型的系统采用的GPS同步控制�？椋墒迪质奔�0.1s级同步，频率输出日平均准确度达到〈IE-12 ;GPS系统状态可实现实时显示，同时也可以设置GPS秒脉冲输出模式；
[0019](2)本实用新型的系统采用标准的CPCI总线与上位机相连，CPCI所具有高开放性、高可靠性、可热插拔等特性提高了整个雷达系统稳定度以及可靠性；
[0020](3)本实用新型的系统的同步时序波形灵活可配置，满足组网雷达多发多收工作模式所需的各种同步时序波形，且同步精度非常高。
【专利附图】
【附图说明】
[0021]图1:为本实用新型的系统原理图。
[0022]图2:为本实用新型实施例的系统原理图。
[0023]图3:为本实用新型实施例的方法流程图。
【具体实施方式】
[0024]以下经结合附图和【具体实施方式】本实用新型做进一步的阐述。
[0025]请见图1和图2，本实用新型所采用的技术方案是:一种天地波一体化组网的高频地波雷达同步系统，其特征在于:包括PCI接口模块、基于FPGA芯片的双口 RAM和PCI时序控制�？�、GPS接收�？�、主控�？�、同步控制�？楹拖低掣次坏缏罚籔CI接口�？楹诵脑捎玫氖荘CI9054桥接芯片，FPGA芯片采用的是EP3C4芯片，主控�？椴捎玫氖�51单片机，其UART可以通过max232芯片与GPS的UART相连，用于获取GPS接收�？榈淖刺畔ⅲ娇刂颇？椴捎玫氖茿ltera公司的Cyclone II系列FPGA EP2C5芯片，GPS接收�？榘℅PS天线和GPS同步时钟�？椋珿PS同步时钟�？榻ü鼼PS天线接收到的信息经过电平转换芯片后与主控模块进行数据交换，GPS同步时钟�？楹诵脑捎玫氖莡blox公司的LEA-6T GPS接收芯片；PCI接口�？榈腜CI端口与CPCI总线相连，LOCAL端与FPGA芯片的PCI时序控制�？橄嗔⑼ü贔PGA芯片的PCI时序控制�？榍疨CI接口模块的PCI芯片；GPS接收�？橛胪娇刂颇？橄嗔糜谔峁〨PS同步锁定状态信息；主控�？榉直鹩牖贔PGA芯片的双口 RAM和PCI时序控制�？�、GPS接收�？�、同步控制�？楹拖低掣次坏缏废嗔糜诙寥∷� RAM存储的配置参数、实时配置同步控制模块、获取GPS接收�？榈淖刺畔⒓笆迪窒低掣次弧�
[0026]本实施例的GPS接收�？榫哂懈呔鹊氖奔浠迹芄徊肺榷ǖ氖奔浜推德市藕�(lPPS、10MHz)并送至同步控制�？椋移銾ART经过电平转换芯片与主控�？榈腢RAT相连。主控模块作为同步装置的MCU，与系统各个�？橄嗔刂普鱿低承ぷ鳌Ｍü允綰ART传输来的数据，可以实时监控系统状态。[0027]本实施例的PCI9054的主要功能就是实现PCI总线和本地总线(一般为哈佛结构)之间的数据通信，一共有三种数据传输方式:主模式、从模式、DMA方式。通过接口控制电路，为外围设备和PC机间搭建一座硬件桥，完成数据的顺利传输。
[0028]本实施例利用FPGA构建PCI时序控制软核和双口 RAM，FPGA芯片选用EP3C4，该芯片与PCI芯片的LOCAL端相连，用于实现PCI的时序控制。芯片内部的双口 RAM操作方便且能够实现RAM存储大小可控，上位机和主控�？榫啥运� RAM进行读写操作。
[0029]本实施例的GPS同步时钟�？樘峁└斓夭ㄗ橥剿璧母髦有藕乓约巴叫畔�。当系统工作在单站调试模式时，不需要读取GPS的相关信号和同步信息。当工作在天地波组网模式时，主控�？橥ü谔崛PS的监控串口协议，当GPS卫星和频率均已锁定，且系统正常工作时，同步控制�？榭级寥PPS秒脉冲信号。在秒脉冲的上升沿驱动下，产生为组网同步时序信号进行同步的更新信号。
[0030]本实施例的主控�？椴捎眉虻ヒ子们铱煽啃愿叩�51单片机系列，其UART可以通过max232芯片与GPS的UART相连，用于获取GPS接收机状态信息，非常适合作为本系统的主控芯片。由于天地波组网雷达系统工作的状态不同，同步信号的各参数在实际工作时往往需要调整，这就需要同步控制�？樵谟布鲜迪直喑蹋谌砑夏芄蛔既飞柚貌问�。组网雷达同步控制�？椴捎肁ltera公司的Cyclone II系列FPGA EP2C5芯片。该芯片内部有4608个LE单元，含有26个M4K RAM和2个PLL，逻辑资源可以充分满足设计要求。
[0031]请见图3，本实用新型的工作流程为:
[0032]1:等待上位机参数配置，当上位机配置参数操作完成，传输给主控模块一个起始标志，主控�？橄煊Ω闷鹗急曛径寥∷� RAM�？椋⒔寥〉牟问透娇刂颇？椋�
[0033]2:同步控制�？榻邮沾涔吹呐渲貌问⑴卸舷低彻ぷ髂Ｊ�:手动调试模式或GPS同步模式；
[0034]如果为手动调试模式，则系统检测手动更新，当有手动输入时，同步控制�？榭际涑鐾叫藕牛猛叫藕胖皇屎系フ竟ぷ髂Ｊ剑�
[0035]如果为GPS同步模式，则系统检测GPS状态，当GPS卫星和频率信号均锁定之后，同步�？榭际涑鐾叫藕牛以贗PPS上升沿到来，同步时序波形进行更新，该同步信号适合天地波一体化组网同步工作模式。
[0036]本实用新型的天地波一体化组网的高频地波雷达同步系统，其特点在于:
[0037](I)同步装置采用高精度外锁定的GPS模块，装置获取GPS高精度的触发脉冲，配合FPGA内部高精度时钟调理模块，得到高稳定的雷达触发信号。同时获取GPS状态语句并存储在双口 RAM软核中供上位机显示追踪；
[0038](2)同步装置所需同步参数通过PCI总线传输，并通过基于FPGA的PCI时序控制�？榍疨CI芯片；
[0039](3)同步装置读取双口 RAM软核存储的配置参数，实现同步控制�？榈牟ㄐ瘟榛钆渲�。包括基于FPGA的双口 RAM、单片机主控�？�、以FPGA芯片为核心的同步控制�？橐约跋低掣次坏缏罚�
[0040](4)同步装置所产生的的同步信号通过CPCI背板送至模拟前端、频率合成器以及数字采集板等。
[0041]本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属【技术领域】的技术人员可以对所描述的具体实施做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
【权利要求】
1.一种天地波一体化组网的高频地波雷达同步系统，其特征在于:包括PCI接口�？�、基于FPGA芯片的双口 RAM和PCI时序控制�？椤PS接收�？�、主控�？�、同步控制�？楹拖低掣次坏缏罚� 所述的PCI接口�？榈腜CI端口与CPCI总线相连，LOCAL端与所述的FPGA芯片的PCI时序控制�？橄嗔⑼ü贔PGA芯片的PCI时序控制�？榍龅腜CI接口�？榈腜CI芯片； 所述的GPS接收�？橛胨龅耐娇刂颇？橄嗔糜谔峁〨PS同步锁定状态信息； 所述的主控模块分别与所述的基于FPGA芯片的双口 RAM和PCI时序控制�？�、GPS接收模块、同步控制�？楹拖低掣次坏缏废嗔糜诙寥∷龅乃� RAM存储的配置参数、实时配置所述的同步控制�？�、获取所述的GPS接收�？榈淖刺畔⒓笆迪窒低掣次�。
2.根据权利要求1所述的天地波一体化组网的高频地波雷达同步系统，其特征在于:所述的PCI接口模块核心元件采用的是PCI9054桥接芯片。
3.根据权利要求1所述的天地波一体化组网的高频地波雷达同步系统，其特征在于:所述的FPGA芯片采用的是EP3C4芯片。
4.根据权利要求1所述的天地波一体化组网的高频地波雷达同步系统，其特征在于:所述的主控模块采用的是51单片机，其UART可以通过max232芯片与GPS的UART相连，用于获取GPS接收�？榈淖刺畔�。
5.根据权利要求1所述的天地波一体化组网的高频地波雷达同步系统，其特征在于:所述的同步控制�？椴捎玫氖茿ltera公司的Cyclone II系列FPGA EP2C5芯片。
6.根据权利要求1所述的天地波一体化组网的高频地波雷达同步系统，其特征在于:所述的GPS接收�？榘℅PS天线和GPS同步时钟模块，所述的GPS同步时钟�？榻ü龅腉PS天线接收到的信息经过电平转换芯片后与所述的主控�？榻惺萁换�。
7.根据权利要求6所述的天地波一体化组网的高频地波雷达同步系统，其特征在于:所述的GPS同步时钟�？楹诵脑捎玫氖莡blox公司的LEA-6T GPS接收芯片。
【文档编号】G01S7/02GK203630353SQ201420002894
【公开日】2014年6月4日 申请日期:2014年1月3日 优先权日:2014年1月3日
【发明者】严颂华, 李正勇, 吴雄斌, 张兰, 田建生 申请人:武汉大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
