专利名称：用于测试待测试电路的设备和方法
技术领域：
根据本发明的实施例涉及二进制信号中的误差校正和误差识别领域并且尤其是涉及用于测试待测试电路的设备和方法。
背景技术：
由于集成电路的器件进一步缩小和与之相关联的较小的电压值和电流值越来越多地在集成电路中和特别是也在用于误差校正或用于误差识别的电路中出现误差。这种误差可能导致，进行错误校正，即使在校正电路的输出端处根本不存在有误差的码字，这是不利的。如果由于有误差的误差识别电路而有误差地表明误差，则可能不必要地触发系统层面上的措施，这同样是不利的。通过添加冗余，在电子电路中可以识别电路中的静态的或暂时的误差。但是在此应该在高识别概率的情况下将附加的硬件耗费保持得尽可能小。
发明内容
本发明的任务是实现一种用于测试电路的改善的方案，所述方案使得能够在小附加硬件耗费和/或小附加计算时间的情况下提高误差识别特性。该任务通过根据权利要求I的设备、根据权利要求21的方法或者根据权利要求22的计算机程序来解决。实施例实现一种用于测试待测试电路的设备，具有校正子确定器(Syndrombestimmer)、测试序列提供器和分析电路。校正子确定器被设计用于基于编码二进制字来确定误差校正子比特序列。误差校正子比特序列表明，编码二进制字是否是用于对编码二进制字进行编码所使用的误差校正码的码字。此外，测试序列提供器被设计用于至少每当误差校正子比特序列表明编码二进制字是误差校正码的码字时，就给待测试电路提供与所确定的误差校正子比特序列不同的测试比特序列。另外，分析电路被设计用于基于待测试电路的通过测试比特序列引起的测试输出信号识别通过待测试电路对测试比特序列的有误差的处理。通过在编码二进制字不具有误差和从而是误差校正码的码字的时刻提供测试比特序列，可以使用不需要校正编码二进制字的时间用来测试待测试电路。由此，可以在仅小的附加计算时间情况下或者在没有附加计算时间情况下检验待测试电路的无误差性。附加地，可以将为此所需要的硬件耗费保持得小，因为测试序列提供器和分析电路可以以小的耗费实现。
下面参考附图阐述实施例。其中
图I示出用于测试待测试电路的设备的框 图2示出用于校正在编码二进制字中的比特误差的设备的框图；图3示出用于测试待测试电路的设备的框 图4示出用于测试待测试电路的另一设备的框 图5示出用于测试待测试电路的设备的框 图6示出测试序列提供器的一部分的框 图7示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图8示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图9示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图10示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图11示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框图；和
图12示出用于测试待测试电路的方法的流程图。
具体实施例方式下面描述的方案一般地涉及编码数据的处理，所述编码数据是在使用代码C的情况下被编码的。下面的导言尤其是用于阐述这里如何使用编码理论的常见概念。如果C例如是线性(n, k)代码,也即长度为η的具有k个信息比特和n_k=m个校验比特的线性代码，则代码C可以通过(m，η)奇偶校验矩阵H和(k，η)生成矩阵G来描述。如果待编码数据比特或信息比特通过U = I]:, …Ua描述，则码字V= Vi , …t Vr,由信息比特U按照关系
V = u . G
构成。通过
W = //',
将校正子< r11 .... s ,(rf.—.... I分配给η位字r ...... r; < ,其或者是代码C的码字或
者是代码C的非码字。在此P表示行矢量V’的转置列矢量并且s(v’)T表示行矢量S,:/)的转置列矢量。如果其校正子等于0，也即
Π - = <1
适用，则字V’正好是码字。如果码字V被干扰成非码字V’并且
V — I·.; ·.…Vlj — Cj . (..I ,,…Vu -..Ir C11 — Γ 二. V
适用，则e = ei，· · ·，％称为误差矢量。e的等于I的分量表明受干扰的比特。
于是对于校正子s (V’ )适用的是
并且误差校正子从误差矢量中来确定。在通过校正误差的代码C对字Z — V Θ �.的误差的通常执行的校正时，首先在校正子发生器中确定误差校正子S (V’ )。如果误差校正子等于0，则不存在可识别的误差。如果误差校正子不等于0，则误差可以被识别。根据误差校正子因此可以以简单的方式通过检验校正子是否为O来确定是否存在可以通过所观察的代码C识别的误差。于是解码器(解码单元)给误差校正子s (V’ )分配在V’中应被校正的比特。这正好是误差矢量的等于I的比特。如果所出现的误差可以通过所选择的代码校正，则该行为方式是成功的。此外，误差校正电路也具有用于确定误差类型的电路，所述电路表明何种类型的误差出现。例如，误差类型显示器可以表明，出现I比特误差、2比特误差、3比特误差或者其他多比特误差。基于误差校正子来进行误差类型的确定。在误差很少在校正子发生器的输入端处出现的情况下，实际上值O总是施加在校正子发生器的输出端处。如果现在例如在校正子发生器的输出线路处存在永久固定O(stuck-at-Ο)误差，则只要在校正子发生器的输入端处不施加非码字，则这样的误差不产生影响。但是该永久误差可以使通过所施加的非码字确定的有误差的校正子失真为0，使得于是不能从校正子发生器的输入值来识别误差并且通过解码器也不对错误的比特进行校正。此外，只要在校正子发生器的输入线路上不出现误差，则总是在诸如解码器、误差类型确定器的其他子电路处在其输入中施加值O。如果这种误差非常少地出现，则实际上总是将相同的值(这里为O)输入到解码器中和误差类型确定器中，使得在这些电路部分中存在的误差在持续的运行中不能在这些子电路的输出端处产生影响并且也不能被识别，这是不利的。为了避免实际上值O总是出现在校正子发生器的输出端处的这样的情形，可以将代码C的H矩阵修改成矩阵Hmod，其方式是例如逐分量地对代码C的H矩阵的列求逆(invertieren)0如果H矩阵的第i列被求逆，则其第i分量等于O的码字vi0导致误差校正子
= //,,W I:=
h^ V ~，
而其第i分量等于I的码字Vn导致误差校正子
'V. = //,W =丨 I-·'.. D7
O
I i也即只要在校正子发生器的输入端处施加代码C的码字并且校正子发生器正确
地工作，则所述校正子发生器输出或者值或者值:U':。甚至也在仅将正确的码字
输入到校正子发生器中时，校正子发生器的输出端处的固定0/1误差可以通过这种方式被识别。一般地，可以逐分量地对H矩阵的列的子集求逆。如果逐分量地对H矩阵的第I1列、第“列、…、第仁列求逆，则如果对于码字^ % ...，匕为
权利要求
1.用于测试待测试电路(102，13，24，44，54，641，642，742，86)的设备(100，200，300，400，500，600，700，800，900，1000，1100)，具有以下特征 校正子确定器(110，11，21，41，51，61，81 )，其被设计用于基于编码二进制值(V’)确定误差校正子比特序列G(Z))，其中误差校正子比特序列Cs (Z))表明，编码二进制字(V’)是否是用于对编码二进制字(V’)进行编码所使用的误差校正码(C)的码字； 测试序列提供器(120)，其被设计用于至少每当误差校正子比特序列Cs (Z))表明编码二进制字(V’)是误差校正码(C)的码字时，就给待测试电路(102，13，24，44，54，641，642，742，86)提供与所确定的误差校正子比特序列Cs (Z))不同的测试比特序列(Ji);和 分析电路(130，14，25，58，89)，其被设计用于基于待测试电路(102，13，24，44，54，641，642，742，86)的通过测试比特序列(/；.)引起的测试输出信号0 (7；.) O识别通过待测试电路(102，13，24，44，54，641，642，742，86)对测试比特序列(/；.)的 有误差的处理。
2.根据权利要求I所述的设备，其中测试序列提供器(120)被设计用于如果误差校正子比特序列(s (V’))表明编码二进制字(V’ )不是误差校正码(C)的码字，则给待测试电路(102，13，24，44，54，641，642，742，86)提供误差校正子比特序列(s (V，))。
3.根据权利要求I或2所述的设备，其中分析电路(130，14，25，89)被设计，用于将测试输出信号)或者以所述测试输出信号)为基础的所处理的或减少的测试输出信号与预期的参考测试信号(MT；))相比较并且如果测试输出信号Wh ')或所处理的或减少的测试输出信号与预期的参考测试信号)不一致，则识别测试比特序列(G)的有误差的处理。
4.根据前述权利要求之一所述的设备，其中测试序列(/；.)等于用于编码二进制字(V’)的误差校正子比特序列(s (V’))，所述编码二进制字不是误差校正码(C)的码字。
5.根据前述权利要求之一所述的设备，所述设备另外具有待测试电路(102，14，25，44，54，641，642，742，86)，其中待测试电路(102，14，25，44，547，641，642，742，86)是用于产生用来校正有误差的编码二进制字(V’)的校正信号的解码器(54，642，742，86)或者用于确定有误差的编码二进制字(V’)的误差类型的误差类型确定器(44，641)。
6.根据前述权利要求之一所述的设备，其中校正子确定器(110，11，21，41，51，61，81)被设计用于确定误差校正子比特序列(s(v’))，使得每当编码二进制字(V’)是误差校正码(C)的码字时，误差校正子比特序列(s (V’ ))正好等于预定义的误差校正子比特序列。
7.根据权利要求I至5之一所述的设备，其中校正子确定器(110，11，21，41，51，61，81)被构造用于确定误差校正子比特序列(s(v’))，使得用于误差校正码(C)的第一多个码字的误差校正子比特序列(s(v’))等于预定义的第一误差校正子比特序列，并且用于误差校正码(C)的第二多个码字的误差校正子比特序列(s(v’))等于预定义的第二误差校正子比特序列，其中预定义的第一误差校正子比特序列和预定义的第二误差校正子比特序列不同并且第一多个码字和第二多个码字不具有共同的码字。
8.根据权利要求7所述的设备，其中测试序列提供器(120)具有比特序列求逆器(16，.17，810，84)，其被设计用于基于编码二进制字(V’)的比特的子集的函数(/(Z))来对测试比特序列(/；.)或者误差校正子比特序列(S (V’))求逆。
9.根据权利要求8所述的设备，其中选择比特的子集的函数(/(Z))，使得如果误差校正子比特序列(s (V’))等于预定义的第一误差校正子比特序列，则比特序列求逆器(16，17，810，84)不对测试比特序列(/；.)求逆，并且如果误差校正子比特序列(s(v’))等于预定义的第二误差校正子比特序列，则对测试比特序列(Ti)求逆。
10.根据前述权利要求之一所述的设备，其中测试序列提供器(120)具有误差校正子识别器(12，22，42，52，62，821，822)，其被设计用于提供测试触发信号，所述测试触发信号在误差校正子比特序列(s(v’))等于预定义的误差校正子比特序列时触发通过测试序列提供器(120)对测试比特序列(/；.)的提供，其中预定义的误差校正子比特序列表明，编码二进制字(V’)是误差校正码(C)的码字。
11.根据权利要求10所述的设备，其中测试触发信号是I比特宽的信号。
12.根据前述权利要求之一所述的设备，其中校正子确定器(110，11，21，41，51，61，81，110)被设计用于基于误差校正码(C)的奇偶校验矩阵(H)与编码二进制字(V’)的乘法或者误差校正码(C)的至少在列中逐分量地求逆的奇偶校验矩阵(K)与编码二进制字(V’)的乘法来确定误差校正子比特序列(s (V’))。
13.根据前述权利要求之一所述的设备，其中测试序列提供器(120)被设计用于分别从针对每个编码二进制字(V’)的多个测试比特序列中给待测试电路(102，13，24，44，54，641，642，742，86)提供测试比特序列(/；.)，其中校正子确定器(110，11，21，41，51，61，81)处理所述每个编码二进制字并且所述每个编码二进制字是误差校正码(C)的码字。
14.根据权利要求13所述的设备，其中测试序列提供器(120)具有存储器，所述存储器存储多个测试比特序列；或者具有线性反馈移位寄存器，所述线性反馈移位寄存器能够产生多个测试比特序列中的测试比特序列(/；.)。
15.根据前述权利要求之一所述的设备，其中误差校正码(C)是线性误差校正码。
16.根据前述权利要求之一所述的设备，其中测试序列提供器(120)被设计用于至少10%、至少50%或者每当误差校正子比特序列(s (V’))表明编码二进制字(V’)是误差校正码(C)的码字时，就给待测试电路(102，13，24，44，54，641，642，742，86)提供与所确定的误差校正子比特序列(s(v’))不同的测试比特序列(7；.)。
17.用于校正编码二进制字(V，)中的比特误差的设备(200，700,800, 900, 1000,1100)，具有以下特征 根据权利要求I至16之一所述的用于测试待测试电路的设备； 解码器(250，54，642，86)，其被设计用于基于误差校正子比特序列(s (V’))产生输出信号，使得如果误差校正子比特序列(s (V’))表明，编码二进制字(V’)不是误差校正码(C)的码字，则解码器(250，54，642，86)的输出信号代表用于编码二进制字(V’)的校正信号(e)，其中解码器(250，54，642，86)是待测试电路并且如果误差校正子比特序列(s(v’))表明，编码二进制字(V’)是误差校正码(C)的码字，则解码器(250，54，642，86)的输出信号对应于测试输出信号(Wi)')，和 校正单元(240，48，511，512，66，67，68，71，76，87，88)，其被设计用于基于编码二进制字(V’)和校正信号(e)校正编码二进制字(V’)中的比特误差并且输出经校正的编码二进制字(Km)。
18.根据前述权利要求之一所述的设备，其中校正单元(240，48，511，512，66，67，68，71，76，87, 88)被设计用于基于校正信号与编码二进制字(V’)的逻辑XOR运算来产生所处理的测试输出信号并且提供给分析单元(130，14，25，89)。
19.根据权利要求18所述的设备，其中分析单元(130，14，25，89)具有代码校验器(69，72)，其中校正单元(240，48，511，512，66，67，68，71，76，87，88)被设计用于如果误差校正子比特序列(s(v’))表明，编码二进制字(V’)是误差校正码(C)的码字，则基于校正信号(e)与编码二进制字(V’)的逻辑XOR运算的结果与预期·的参考测试信号OP(Ti))的逻辑XOR运算来产生所处理的测试输出信号，其中代码校验器(69，72)被设计用于产生误差信号，所述误差信号表明，所处理的测试输出信号是否是误差校正码(C)的码字。
20.用于测试待测试电路的设备，具有以下特征 用于确定误差校正子比特序列的装置，其被设计用于基于编码二进制字(V ’)确定误差校正子比特序列G(Z))，其中误差校正子比特序列(S(V’))表明，编码二进制字(V’)是否是用于对编码二进制字(V’)进行编码所使用的误差校正码(C)的码字； 用于提供测试比特序列的装置，其被设计用于至少每当误差校正子比特序列(s(v’))表明编码二进制字(V’)是误差校正码(C)的码字时，就给待测试电路提供与误差校正子比特序列(s(v’))不同的测试比特序列(/；.);和 用于识别有误差的处理的装置，其被设计用于基于待测试电路的由测试比特序列(G)引起的测试输出信号(MT；)')识别通过待测试电路对测试比特序列(/；.)的有误差的处理。
21.用于测试待测试电路的方法(1200)，具有以下步骤 基于编码二进制字(V’ )确定(1210)误差校正子比特序列G (Z))，其中误差校正子比特序列(s(v’))表明，编码二进制字(V’)是否是用于对编码二进制字(V’)进行编码所使用的误差校正码(C)的码字； 至少每当误差校正子比特序列(s(v’))表明编码二进制字(V’)是误差校正码(C)的码字时，就向待测试电路提供(1220)与误差校正子比特序列(s (V’ ))不同的测试比特序列(/；.);和 基于待测试电路的由测试比特序列(/；.)引起的测试输出信号(MT；)')识别(1230)通过待测试电路对测试比特序列(/；.)的有误差的处理。
22.计算机程序，具有用于当计算机程序在计算机或微控制器上运行时执行根据权利要求21所述的方法的程序代码。
全文摘要
本发明涉及用于测试待测试电路的设备和方法。用于测试待测试电路的设备包括校正子确定器(110)、测试序列提供器(120)和分析电路(130)。校正子确定器(110)基于编码二进制字确定误差校正子比特序列。在此，误差校正子比特序列表明编码二进制字是否是用于对编码二进制字进行编码所使用的误差校正码的码字。此外，至少每当误差校正子比特序列表明编码二进制字是误差校正码的码字时，测试序列提供器就给待测试电路(102)提供与所确定的误差校正子比特序列不同的测试比特序列。另外分析电路(130)基于待测试电路(102)的由测试比特序列引起的测试输出信号来识别通过待测试电路(102)对测试比特序列的有误差的处理。
文档编号G01R31/317GK102955126SQ20121028162
公开日2013年3月6日 申请日期2012年8月9日 优先权日2011年8月9日
发明者U.巴克豪森, M.格塞尔, T.克恩, T.拉贝纳尔特 申请人:英飞凌科技股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
