专利名称：一种用于智能变电站测试系统的测试信号发生装置的制作方法
技术领域：
一种用于智能变电站测试系统的测试信号发生装置技术领域[0001]本实用新型涉及一种测试信号发生装置，具体涉及一种用于智能变电站测试系统的测试信号发生装置。属于智能变电站测试技术领域。
背景技术：
[0002]随着通信网络技术、光电互感器技术、数字化保护技术的快速发展，多个制造厂家、科研单位在智能电网变电站技术上作了大量的创新研究工作，并取得了智能电网数字化变电站研究的经验和成果。简而言之，数字化变电站是建设统一坚强智能电网的重要组成部分，数字化变电站将变革传统变电站的一、二次设备，以变电站一、二次设备为数字化对象，以高速网络通讯平台为基�。杂γ刻滓淮紊璞傅谋；ず筒饪刈爸镁柙诵杏谕纾紊璞杆璧牡缌�、电压和控制信号，以及保护和测控装置在运行中产生的所有数据，又都以统一的通讯规约与网络进行交换，通过对数字化信息进行标准化，实现信息共享和交互操作，并以网络数据为基�。迪质莶饬考嗍�、控制保护、信息管理等自动化功能的变电站。[0003]在智能数字化变电站技术不断发展的同时，对智能电网数字化变电站的测试手段的研究也在不断深入。作为测试手段研究的一个方面，智能变电站测试系统是检验智能变电站的各个电力设备是否正常工作的关键。与此同时，用于给测试系统提供测试信号的信号发生装置是实现上述检验功能的重要部分。发明内容[0004]本实用新型的目的是为克服上述现有技术的不足，提供一种用于智能变电站测试系统的测试信号发生装置。[0005]为实现上述目的，本实用新型采用下述技术方案:[0006]一种用于智能变电站测试系统的测试信号发生装置，包括控制�？椋糜谑涑龆喔隹刂菩藕牛灰约癧0007]至少一路测试信号发生电路，每路测试信号发生电路包括:[0008]直接数字式频率合成器，用于根据来自所述控制�？榈目刂菩藕攀涑銎德省⑾辔豢傻鹘诘恼倚藕牛籟0009]振荡电路，连接至所述直接数字式频率合成器的一输入端子，用来提供所述直接数字式频率合成器工作所需的时钟信号；[0010]滤波模块，连接至所述直接数字式频率合成器,对直接数字式频率合成器输出的正弦信号进行滤波处理，以滤除噪声或杂散信号；以及[0011]功率放大�？�,连接至所述滤波模块,用来对滤波后的正弦信号进行功率放大。[0012]所述控制�？槲テ0013]所述测试信号发生电路还包括电源�？椋美刺峁┒嗦分绷鞯缪�。[0014]所述多路直流电压包括9V、5V、3.3V和1.8V四个电压等级。[0015]所述功率放大�？榘�:电源输入�？椋糜谑涑�220V的交流电压；[0016]整流桥，连接至所述电源输入模块，用于将该220V交流电压整流为300V的直流电压；[0017]DC/DC变换器，连接至整流桥的输出端，用于将300V的直流电压转换为1V 150V的直流电压；以及[0018]DC/AC变换器，电连接至DC/DC变换器，用于将滤波后的正弦信号进行功率放大输出。[0019]所述DC/DC变换器为半桥变换器。[0020]所述功率放大�？榛拱ü贡；さ缏泛凸鞅；さ缏罚直鹩靡远园肭疟浠黄魇涑龅缪购褪涑龅缌鹘屑觳夂捅；�。[0021]本实用新型的有益效果是，采用本实用新型的测试信号发生装置，可充分利用DDS低成本、低功耗、高分辨率和快速转换时间等优点，向智能变电站的各种测量装置和/或保护状态提供测试信号，以精确验证变电站设备测量和保护等动作是否正确。
[0022]图1为本实用新型的结构组成示意图；[0023]图2为DDS芯片的电路连接示意图；[0024]图3为振汤电路不意图；[0025]图4为滤波�？榈牡缏吠迹籟0026]图5为电源�？榈牡缏吠迹籟0027]图6为功率放大�？榈牡缏吠迹籟0028]图7为DC/DC变换器的电路图；[0029]图8为DC/AC变换器的电路图；[0030]图9为对半桥输出电压进行采样隔离的光耦结构图；[0031]图10为采用图9的光耦对半桥输出电压进行采样隔离的电路原理图；[0032]图11为使用图10的半桥输出电压采样隔离电路时，以输入电压为横坐标且输出电压为纵坐标的拟合线性度曲线；[0033]图12为采用电流互感器法进行过电流检测和保护的电路图。
具体实施方式
[0034]
以下结合附图和实施例对本实用新型进行进一步的阐述，应该说明的是，下述说明仅是为了解释本实用新型，并不对其内容进行限定。[0035]如图1所示，本实用新型的测试信号发生装置包括一单片机10 (MCU，Microcontroller Unit)以及至少一路测试信号发生电路20。每一测试信号发生电路20具有DDS、振荡电路、滤波模块和功率放大�？�。其中，振荡电路与DDS电性连接，用来提供DDS工作所需的时钟信号。滤波�？榱又罝DS的输出端，对DDS的输出信号进行滤波处理，从而滤掉输出信号中的噪声。功率放大�？榈缧粤又谅瞬？榈氖涑龆耍美炊月瞬ê蟮腄DS输出信号进行功率放大处理。单片机与每一测试信号发生电路中的DDS进行双向数据通信，用来对DDS进行参数设定，从而使DDS按照预设要求输出频率、相位可任意调节的正弦信号。[0036]本领域的技术人员应当理解，图1仅以单片机作为例子示意性地描述该测试信号发生电路的控制�？椋欢臼涤眯滦筒⒉恢痪窒抻诖耍谄渌恍┦凳├箍刹捎贸テ獾募傻缏坊蚣尚酒炊訢DS进行参数设定，诸如ARM芯片、CPLD芯片等。以下，具体对测试信号发生电路的每一部分予以详细描述。[0037]DDS是直接数字式频率合成器，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电力电子领域，是实现设备全数字化的一个关键技术。一般来说，DDS芯片大致包括频率控制寄存器、高速相位累加器和正弦计算器三部分，其中，频率控制寄存器可采用串行或并行的方式转载并寄存所输入的频率控制码；相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度。在本申请中，以DDS芯片AD9951示意性地说明DDS的工作原理，本领域的技术人员应当理解，在其它的实施例中，还可采用其它的DDS芯片或集成电路，同样能够实现本实用新型的测试信号发生电路中DDS的功能。[0038]图2示出图1的测试信号发生装置中的DDS芯片的电路连接示意图。参照图2，在AD9951芯片中，DGND的引脚接数字地，AGND的引脚接模拟地。DVDD的引脚接数字电压(3.3V或1.8V)，对于接数字电压的引脚而言，数字电压的具体数值取决于不同的引脚说明。第43引脚(DVDD-1/0)能够由1.8V和3.3V的数字电压供电，例如，图中的第43引脚用3.3V数字电压，而第2引脚、第34引脚(DVDD)则用1.8V的数字电压。[0039]第I引脚(I/O UPDATE):在该引脚的上升沿可把内部缓冲存储器中的内容送到I/O寄存器中。引脚电平的建立和保持与SYNC-CLK输出信号有关，该引脚也作为一根控制引线接到单片机P3.3，由单片机的输出信号进行控制。[0040]第11引脚(CLKMODESELECT)为振荡模式选择控制端。当此引脚为高电平时，选择内部振荡源，并在REFCLK和REFCLKB (即，引脚8和9)接一个晶振，由引脚10 (CYRSTALOUT)输出。当此引脚为低电平时，选择外部振荡源，在不使用的引脚8串接0.1uF的电容和1.8V的模拟电压，在第9引脚接外部振荡源，第10引脚(CYRSTAL0UT)不用悬空。对于本测试信号发生电路来说，采用外部振荡源，亦即，该第11引脚接至振荡电路。[0041]此外，第12引脚(L00P_FILTER)与AVDD间串联一个IkQ电阻和一个0.1uF电容接到1.8V的模拟电压。第20引脚(/10UT)为信号输出端，使用时应接一个电阻到AVDD，第21引脚(IOUT)为信号输出端，应接一个电阻到AVDD，并通过低通滤波后输出。第23引脚(DACBP)为DAC (数模转换)去耦端，使用时应接一个0.0luF的旁路电容。第24引脚(DAC_RSET)为DAC复位端，使用时应通过一个3k Ω的电阻接至AGND端。第35引脚(PWRDWNCTL)为外部电源掉电控制输入引脚，此处应将该引脚接地。第36引脚(RESET)为芯片复位端，高电平复位。第37脚(IOSYNC)为异步串行端口控制复位引脚，当该引脚为高电平时，当前I/O操作立即停止；当该引脚为低电平时，开始新的I/O操作，在无需使用时，此引脚必须接地，例如，该电路将此引脚接地。第38引脚(SD0)，采用3线串口操作时，SDO为串行数据输出端；采用2线串口操作时，SDO不用，可以不连，在该电路中，此引脚悬空不用，亦即，采用2线串口操作。第39引脚(CS)为片选端，低电平有效，允许多芯片共用I/O总线，该电路中将此引脚接地。第40引脚(SCLK)为I/O操作的串行数据时钟输入端，通过一个电阻串接到单片机的P3.1，通过对这个控制口线的编程操作，模拟控制时序，通过SDIO送入指令和数据到AD9951的内部缓冲存储器。第41引脚(SDIO)采用3线串口操作时，SDIO为串行数据输入端，采用2线操作时，SDIO为双向串行数据端。电路中AD9951通过一个电阻串接到单片机P3.2，作为串行数据输入端。第45引脚(SYNC_CLK)为时钟输出脚，其输出时钟为内部时钟的四分之一，可用作外围硬件同步，该电路将该引脚悬空。第44引脚(SYNC_IN)为同步多片AD9951输入信号，使用时与主AD9951的SYNC_CLK的输出相连，该电路中将此引脚悬空。第46引脚(OSK)接地时，OSK不能被编程，该电路中将该引脚接地。[0042]图3示出图1的测试信号发生装置的振荡电路示意图。参照图3，振荡电路作为AD9951的外部振荡源，连接至芯片的OSC引脚。在该实施例中，振荡电路采用的晶振频率为50M。例如，该晶振的输出端子OUT经由一 IOnF电容和56欧耦接至接地端，以及经由一270 Ω电阻和一 IOnF电容耦接至芯片的OSC引脚。此外，晶振的电源端连接至5V电压，并采用一 IOnF滤波电容进行滤波。[0043]图4示出图1的测试信号发生装置的滤波�？榈牡缏吠�。参照图4，由于AD9951采用全数字结构，因而会不可避免地引入杂散信号，该杂散信号的来源大致包括三个方面:相位舍位误差造成的杂散；幅度量化误差(例如，由存储器有限字长所引起的幅度量化误差)造成的杂散；以及DAC非理想特性所造成的杂散。因而，必须对AD9951输出的频率信号进行滤波处理。此外，AD9951的输出频率上限值为160MHZ，对高于该上限频率值的工作频率也必须进行滤波处理。在一些实施例中，还可设置放大电路，对滤波后衰减的信号进行放大。[0044]图5示出图1的测试信号发生装置的电源�？榈牡缏吠�。参照图5，如前所述，在本申请的测试信号发生电路中，大致使用了 5个类别的电压，S卩，9V电源电压、+5V电压、3.3V电源电压、1.8V数字电源电压和1.8V模拟电源电压。在具体电路设计时，可使用诸如电源芯片7809来输出9V电源电压。将9V电源电压作为输入，并使用诸如电源芯片7805来输出5V电压。将5V电压作为输入，利用另一电源芯片直接输出1.8V电压。至于3.3V电压，对5V电压进行分压即可得到，如图中的分压电阻Rl和R2所示。结合DDS AD9951芯片，3.3VU.8V是依据芯片本身对电平的要求而设计，该电平要求为，第43引脚(DVDD-1/0)由1.8V或3.3V的数字电压供电，第2引脚和第34引脚(DVDD)只能使用1.8V的数字电压。[0045]功率放大�？榈南低臣芄雇既缤�6所示。具体地，功率放大电路包括电源输入�？�601、整流桥603、DC/DC变换器605和DC/AC变换器607。电源输入�？�601输出220V交流电压，整流桥603连接至电源输入�？�601，将220V交流电压转换成约300V的直流电压，DC/DC变换器605根据实际使用情况，将300V直流电压转换成1V 150V的直流电压，从而为DC/AC变换器607提供电源。DC/AC变换器607将滤波后的正弦信号进行功率放大输出。[0046]DC/DC变换器采用半桥变换器，其主要优点是，开关管关断时承受电压为Vdc，而不是像推挽拓扑或单端正激变换器(Forward)那样为2倍的Vdc。在相同情形下，相当于降低了对开关器件的耐压要求，适用于输入电压高、输出功率大的场合。[0047]图7示出图1的测试信号发生装置的功率放大电路中的DC/DC变换器的电路图。图7是半桥变换器拓扑以及变压器二次侧的整流滤波电路。具体来说，电阻Rl、R2用于确定中点电位，保证电容Cl和电容C2上的电压各为Vdc的一半，即l/2Vdc。Q1、Q2是开关管(诸如MOSFET或IGBT)，C3是隔直电容，用于防止变压器Tl偏磁。Dl、D2反并联在开关管Ql和Q2的DS端，将开关管Ql和Q2承受的漏感尖峰电压钳位于Vdc。Tl是高频变压器，实现能量的变换和隔离。在高频变压器Tl的二次侧，D3和D4是快速整流二极管，LI是平波电感，C4、C5是二次侧滤波电容。R3是假负载，用于保证平波电感LI中的电流保持连续状态。[0048]图8示出图1的测试信号发生装置的功率放大电路中的DC/AC变换器的电路图。参照图8，在全桥变换器工作期间，全桥对角线上的两开关管同时导通。例如，在前半个周期，开关管Q6和开关管Q9同时导通，此时开关管Q7和开关管Q8均处于截止状态；在后半个周期，开关管Q7和开关管Q8同时导通，此时开关管Q6和开关管Q9均处于截止状态。每个开关管的导通期间小于半个周期，例如，当开关管Q6及开关管Q9导通时，开关管Q7及开关管Q8截止，输入电压Ui经电感L6、电容C6、电感L7、电容C7所构成的二阶低通滤波器后输出。此外，还需说明的是，开关管Q6和开关管Q9截止而开关管Q7和开关管Q8尚未导通时，变压器二次侧全波整流的两个二极管同时续流，变压器二次绕组短路，电压为零。[0049]另外，为保证测试信号发生系统的安全性，本申请还采用多重保护设计的保护电路。该保护电路主要分为过压保护电路和过流保护电路。过流保护分别从半桥部分和全桥部分取样。过压保护分别从半桥输出端和高压输出端采样。[0050]半桥电路是整个功率放大电路的核心部分，半桥输出电压是否稳定关系到整个系统的成败。由于控制环采用电压闭环调节方式，半桥电路的电压调节则是电压调节内环。控制电路首先给出一定占空比的PWM驱动波形到半桥电路，于是半桥电路输出相应的直流电压值，经采样电路送回单片机，单片机根据测量值调整给定值，从而实现了电压闭环调节功能。为避免控制电路受功率电路故障的影响，以及提高测量精度，本申请的一实施例中采用可隔离模拟信号的高精度线性光耦HCNR200来进行隔离。图9示出图1的测试信号发生装置的一实施例中，对半桥输出电压进行采样隔离的光耦结构图。该光耦芯片包括一个高性能的发光二极管LED，两个由同种工艺制成且具有严格比例关系的光敏二极管H)fPD2。LED发出的光被光敏二极管PDf PD2接收，使用该光耦芯片时，由发光二极管LED和光敏二极管PDl构成输入电路并形成负反馈电路，光敏二极管PD2则构成隔离输出电路。由于输入电路引入负反馈，因而只要LED和光敏二极管PDl关系确定，输入部分就稳定。又因为光敏二极管H)fPD2关系恒定，这样就可使输出信号和输入信号比例关系稳定。[0051]应用光耦HCNR200设计的半桥输出电压采样隔离电路如图10所示。半桥输出直流电压为0V 150V，经分压电阻后，输入反馈电路电压Vi为(T2V。当Vi输入电压为O时，运放Al的反相输入端被电阻Rl拉到地电位，当输入电压Vi逐渐增加时，运放Al的输出端将迅速增加，从而流过发光二极管LED的电流将增加，则流过光敏二极管PDl的电流也相应增加，于是运放Al的反相输入端电位将抬高到几乎与Vi相等，两输入端相当于虚短路，电压恒为0，实现了负反馈调节功能。而光耦的传输增益几乎为1，所以运放A2的同相输入端电压几乎与运放Al的反相输入端电压相等。运放A2的作用主要是电压跟随，电阻R4和电容C2则构成高通滤波器，因而输入电压Vi几乎线性地传输到单片机。表I为实验数据。[0052]表I[0053]
权利要求1.种用于智能变电站测试系统的测试信号发生装置，其特征在于，包括控制�？椋糜谑涑龆喔隹刂菩藕牛灰约� 至少一路测试信号发生电路，每路测试信号发生电路包括: 直接数字式频率合成器，用于根据来自所述控制�？榈目刂菩藕攀涑銎德�、相位可调节的正弦信号； 振荡电路，连接至所述直接数字式频率合成器的一输入端子，用来提供所述直接数字式频率合成器工作所需的时钟信号； 滤波�？椋又了鲋苯邮质狡德屎铣善鳎灾苯邮质狡德屎铣善魇涑龅恼倚藕沤新瞬ù恚月顺肷蛟由⑿藕牛灰约� 功率放大�？椋又了雎瞬？椋美炊月瞬ê蟮恼倚藕沤泄β史糯�。
2.据权利要求1所述的一种用于智能变电站测试系统的测试信号发生装置，其特征在于，所述控制�？槲テ�。
3.据权利要求1所述的一种用于智能变电站测试系统的测试信号发生装置，其特征在于，所述测试信号发生电路还包括电源�？椋美刺峁┒嗦分绷鞯缪埂�
4.据权利要求3所述的一种用于智能变电站测试系统的测试信号发生装置，其特征在于，所述多路直流电压包括9V、5V、3.3V和1.8V四个电压等级。
5.据权利要求1所述的一种用于智能变电站测试系统的测试信号发生装置，其特征在于，所述功率放大�？榘�:电源输入�？椋糜谑涑�220V的交流电压； 整流桥，连接至所述电源输入�？椋糜诮�220V交流电压整流为300V的直流电压； DC/DC变换器，连接至整流桥的输出端，用于将300V的直流电压转换为1V 150V的直流电压；以及 DC/AC变换器，电连接至DC/DC变换器，用于将滤波后的正弦信号进行功率放大输出。
6.据权利要求5所述的一种用于智能变电站测试系统的测试信号发生装置，其特征在于，所述DC/DC变换器为半桥变换器。
7.据权利要求6所述的一种用于智能变电站测试系统的测试信号发生装置，其特征在于，所述功率放大�？榛拱ü贡；さ缏泛凸鞅；さ缏罚直鹩靡远园肭疟浠黄魇涑龅缪购褪涑龅缌鹘屑觳夂捅；�。
专利摘要本实用新型公开了一种用于智能变电站测试系统的测试信号发生装置，包括控制�？椋约爸辽僖宦凡馐孕藕欧⑸缏罚柯凡馐孕藕欧⑸缏钒―DS，用于根据来自所述控制�？榈目刂菩藕攀涑銎德�、相位可调节的正弦信号；振荡电路，连接至DDS的一输入端子，用来提供所述DDS工作所需的时钟信号；滤波�？椋又罝DS，对DDS输出的正弦信号进行滤波处理，以滤除噪声或杂散信号；以及功率放大�？椋又谅瞬？椋美炊月瞬ê蟮恼倚藕沤泄β史糯�。采用本实用新型的测试信号发生装置，可充分利用DDS低成本、低功耗、高分辨率和快速转换时间等优点，向智能变电站的各种测量装置和/或保护状态提供测试信号，以精确验证变电站设备测量和保护等动作是否正确。
文档编号G01R1/28GK202929061SQ201220696678
公开日2013年5月8日 申请日期2012年12月14日 优先权日2012年12月14日
发明者苗培青, 孙运涛, 刘延华, 井雨刚, 唐新建, 王永波 申请人:山东电力集团公司电力科学研究院, 国家电网公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
