专利名称：半导体存储器及其老化筛选方法
技术领域：
本发明涉及一种半导体存储器及其老化筛选方法。
以往是以铸型封装等最终出厂方案来进行装配后的老化筛选的，但是，因为在老化筛选中，成为废品的芯片的装配成本造成了浪费，所以越来越要求在晶片状态下的老化筛选。
在通常的晶片水平的老化筛选中，使探头的针接触半导体存储器的地址端子和数据输入(输入输出)端子以及控制端子等，向各存储单元提供电压应力。此时，很多时候，在比标准的工作温度范围还高的温度条件下使其工作，使用专用的老化筛选装置，使之能在一次探测中同时对多个芯片施以应力。此时，除了基于通常的晶片测试的探测，还增加了基于老化筛选的探测，所以探头的针接触所述各端子的次数增加，因此，有时会对这些端子造成损伤，成为导致成品率下降的原因。
鉴于以上所述问题的存在，本发明的目的在于提供一种特别是在晶片水平的老化筛选中，能防止由于地址端子和数据输入(输入输出)端子以及控制端子等的损伤而导致的成品率下降，并能缩短老化筛选的时间的半导体存储器及其老化筛选方法。
(1)本发明一个方案的半导体存储器，包含多个存储单元，其特征在于包括成为所述半导体存储器的电源端子的第一端子；成为所述半导体存储器的接地端子的第二端子；输入用于使所述半导体存储器成为老化筛选状态的老化筛选状态信号的第三端子；输入来自外部的时钟信号的第四端子；在所述老化筛选状态信号的输入中，以所述时钟信号的计数为基�。捎糜谘≡袼龆喔龃娲⒌ピ械母鞲龃娲⒌ピ牡刂沸藕诺牡刂沸藕派刹浚辉谒隼匣秆∽刺藕诺氖淙胫校运鍪敝有藕盼。墒菪藕诺氖菪藕派刹浚辉谟盟龅刂沸藕叛≡竦拇娲⒌ピ校慈胨鍪菪藕诺氖莸氖菪慈氩俊�
根据本发明的一个方案，以来自外部的时钟信号的计数为基�。捎糜谘≡袼龆喔龃娲⒌ピ牡刂沸藕牛缓螅岳醋酝獠康氖敝有藕盼∩墒菪藕牛邢虼娲⒌ピ男慈�。因此，在老化筛选中，因为不需要地址端子和数据输入(输入输出)端子以及通常动作中使用的控制端子，所以能防止地址端子和数据输入(输入输出)端子以及控制端子的损伤。因此，根据本发明的第一方案，能提高半导体存储器的制造成品率。
另外，根据本发明的一个方案，因为在老化筛选中使用的端子只是第一～第四端子。因为老化筛选的端子数有限制，所以能增加一次就能老化筛选的芯片数，从而能缩短每一个晶片的老化筛选时间。
另外，根据根发明的一个方案，以时钟信号的计数为基础，生成用于选择所述多个存储单元的地址信号，即连续生成地址，所以不需要复杂的地址信号生成电路。
并且，用发明实施例的[老化筛选状态]栏目说明了地址信号生成部、数据信号生成部、数据写入部的一个例子。所谓电源端子例如是VDD端子，所谓接地端子例如是VSS端子。
(2)在本发明一个方案中，所述第一端子、所述第二端子、所述第三端子以及所述第四端子是老化筛选专用的；可以包括与所述第一端子不同，成为所述半导体存储器的电源端子的第五端子；与所述第二端子不同，成为所述半导体存储器的接地端子的第六端子。
根据所述结构，因为所述第一端子、所述第二端子、所述第三端子以及所述第四端子是老化筛选专用，所以即使在老化筛选时，由于探头的针的接触等原因而损伤了这些端子，也不会对半导体存储器的使用造成影响。
(3)在本发明的一个方案中，所述地址信号生成部包含计数器；能把来自所述计数器的输出作为所述地址信号。
(4)在本发明的一个方案中，所述数据信号生成部包括把来自所述计数器的最终段的触发器的输出信号分频的信号分频部，能以从所述信号分频部输出的信号为基础，生成所述数据信号。
这样一来，首先把第一电平写入多个存储单元，然后，能写入第二电平。因此，能对各存储单元提供第一电平和第二电平的应力，从而能对各存储单元提供高效的应力。并且，所谓第一电平和第二电平是指例如第一电平为H电平，第二电平为L电平的情况，或第一电平为L电平，第二电平是H电平的情况。并且，用发明实施例的[老化筛选状态]栏目说明了信号分频部的一个例子。
(5)在本发明的一个方案中，
包括以所述老化筛选状态信号为基�。獬棺窒吆臀幌叨缘难≡衿诩浔戎芷谑奔湓缃崾墓δ艿牟考�。
这样一来，为选择的存储单元提供了比通常动作时的时间长的应力。因此，能缩短老化筛选的时间。并且，所谓使字线和位线对的选择期间比周期时间早结束的功能是指用于达到低消耗电力化的一个功能，例如，自动断电。并且，在发明实施例的[自动断电的解除]栏目中说明了所述部件的一个例子。
(6)在本发明的一个方案中，包括输入来自外部的地址信号的地址信号输入电路；输入来自外部的数据信号的数据信号输入电路；所述地址信号输入电路根据所述老化筛选状态信号，来禁止来自外部的地址信号的输入；所述数据信号输入电路根据所述老化筛选状态信号，来禁止来自外部的数据信号的输入。
根据该结构，因为禁止自外部的地址信号的输入，进行老化筛�。阅芊乐辜词乖谑淙攵俗拥目纷刺乱材茉谑淙氲缏分辛鞫拇┩傅缌鳌�
(7)本发明的其他方案，是包含多个存储单元的半导体存储器的老化筛选方法，其特征在于包括使所述半导体存储器成为老化筛选状态的步骤；给所述半导体存储器提供电位的步骤；在所述老化筛选状态中，以来自外部的时钟信号的计数为基�。伤龆喔龃娲⒌ピ髯缘牡刂返牟街瑁辉谒隼匣秆∽刺校岳词敝有藕盼±瓷墒莸牟街瑁辉谟胨龅刂范杂Φ拇娲⒌ピ行慈胨鍪莸牟街�。
根据本发明的其他方案，可以说与(1)所说明的相同。
(8)在发明的其他方案中，所述写入步骤，解除使字线和位线对的选择期间比周期时间早结束的功能后进行。
这样一来，可以说与(5)所说明的相同。
(9)在发明的其他方案中，所述写入步骤包含在所述多个存储单元中写入第一电平，然后写入第二电平的步骤。
这样一来，可以说与(4)所说明的相同。
(10)在发明的其他方案中，包括在所述老化筛选状态中，禁止来自外部的地址和数据的输入的步骤。
这样一来，可以说与(6)所说明的相同。
(11)在发明的其他方案中，能以晶片水平进行所述老化筛选。
因为在老化筛选中能减少与探头的针接触的端子数，所以当以晶片水平进行所述老化筛选时，能增加一次所能老化筛选的芯片数。
图1是本实施例中SRAM芯片的输入电路的框图。
图2是本实施例中SRAM芯片的框图。
图3是本实施例中存储单元阵列的框图。
图4是本实施例中存储单元MC的等价电路图。
图5是本实施例中SRAM芯片的地址信号输入电路的电路图。
图6是本实施例中SRAM芯片的数据信号输入电路的电路图。
图7是在本实施例的SRAM芯片的老化筛选状态中，表示地址生成的定时图表。
图8是用于说明一般的自动断电的定时图表。
图9是本实施例的自动断电信号(XPAD)的控制部的框图。
图10是在本实施例的SRAM芯片中，解除自动断电来进行老化筛选时的定时图表。
图11是在本实施例的SRAM芯片中，不解除自动断电而进行老化筛选时的定时图表。
图12是形成有多个本实施例的SRAM芯片的半导体晶片的俯视图。
图13是在老化筛选形成有多个本实施例的SRAM芯片的半导体晶片时使用的探头保护装置的部分俯视图。
下面简要说明附图符号。
100-地址输入电路；101-数据输入电路；102-控制信号输入电路；102-1～102-3-NOR门；103-老化筛选信号输入电路；103-1-下拉电阻；103-2～103-3-缓存器；104-数据输出电路；110-0～-110-18-地址信号输入电路；111-传输门；112-变换器；113-传输门；114-ATP发生电路；115-NOR门；117-变换器；119-NOR门；120-0～120-19-T触发器；130-1～130-16-数据信号输入电路；131-NOR门；132-变换器；133-变换器；135-NOR门；137-传输门；139-传输门；140-变换器；150-ATP合成电路；201-行解码器；202-列解码器；300-写入驱动器；400-控制电路；500-存储单元阵列；500-1-存储器块；600-1-BI端子；600-2-CLK端子；600-3-VSSBI端子；600-4-VDDBI端子；600-5-地址输入端子；600-6-数据输入输出端子；600-7-控制输入端子；600-8-VSS端子；600-9-VDD端子；700-读出放大器；800-定时控制电路；801-XAPD信号控制部；810-NOR门；830-定时器；1000-SRAM芯片；2000-半导体晶片；3000-探头保护装置；3100-针；3101-通孔。
图2是本实施例的SRAM芯片1000的概要框图。下面，参照图2，就本实施例的SRAM芯片的主要功能块加以说明。
SRAM芯片1000包含地址输入电路100、数据输入电路101、控制信号输入电路102、老化筛选控制信号输入电路103、数据输出电路104；行解码器201、列解码器202、写入驱动器300、控制电路400、存储单元阵列500、读出放大器700、定时控制电路800、多个端子600-1～600-9。
在存储单元阵列500中配置有由524、288×16位构成的8兆位的存储单元。
端子600-1～600-9呈金属垫形状，在向封装的装配过程内，通过凸出或连接线等与封装的外部端子连接。端子中有在SRAM芯片1000的通常动作中使用的端子和只在老化筛选状态中使用的老化筛选专用端子。
在通常动作中使用的端子中有输入地址信号A0～A18的地址输入端子600-5、输入IO1～IO16的数据输入输出端子600-6、控制信号系统的端子群600-7、VSS接地端子600、VDD-8电源端子600-9。在端子群600-7的-个/CS端子上输入芯片选择信号，在/WE端子上输入可写入信号；在/OE端子上输入可输出信号。并且，/CS、/WE、/OE信号是低有效电平。
在老化筛选专用的端子中，有输入用于使SRAM芯片1000处于老化筛选状态的老化筛选状态信号的BI端子600-1、在老化筛选状态中输入来自外部的时钟信号的CLK端子600-2、在老化筛选状态中成为VDD电源端子600-4和成为VSS接地端子的VSSBI端子600-3。BI端子和CLK端子分别由电阻元件103-1拉低到接地电位VSS，在各端子输入的信号在输入缓存器103-2和103-3变换为内部信号BIA和CLKA，向内部信号传输。当BI端子为H电平时，SRAM芯片1000为老化筛选状态，开路或L电平时，为通常工作状态。VDDBI端子600-4与VDD端子600-9、VSSBI端子600-3与VSS端子600-8分别在内部相连接。
地址信号A0～A18被输入地址输入电路100，A0′～A18′的信号被送往行解码器201和列解码器202，选择存储单元阵列500的存储单元。
对由/CS、/WE、/OE构成的控制输入端子600-7的输入信号在输入到控制信号输入电路102后，传输给控制电路400，产生向SRAM芯片1000的数据写入、读出等各控制信号。
在数据写入时，在数据输入电路101输入来自数据输入输出端子600-6的外部数据信号，把D1′-D16′的信号传给写入驱动器300，在选择的存储单元中写入数据。
在读出数据时，在数据输出电路104中，通过读出总线(RBUS)输入把存储单元的数据用读出放大器放大后得到的信号，通过数据输出端子600-6，向外部输出数据。
下面，参照图3就本实施例的SRAM芯片1000的存储单元500加以说明。图3是用128k字节的存储单元构成的存储器块的概略图，图2所示的存储单元阵列500内配置有64块，是8兆位的容量。存储器块500-1中把128k个存储单元MC配置为阵列状。如图4所示，存储单元MC由传输晶体管Q1、Q2、驱动晶体管Q3、Q4、负载晶体管Q5、Q6等6个MOS晶体管构成。在存储器块500-1中，具有多个字线WL1～WL1024、与这些字线交叉的多个位线对(BL1、/BL1)～(BL128、/BL128)、与这些字线和这些位线对的交点对应设置的所述存储单元MC。
数据总线对(DB1、/DB1)～(DB16、/DB16)分别在16个位线对与位线对相连接。如果以数据总线对(DB1、/DB1)为例，则数据总线对(DB1、/DB1)通过由传输门构成的列门CG与位线对(BL1、/BL1)、(BL17、/BL17)、(BL33、/BL33)…(BL113、/BL113)相连接。数据总线对(DB1、/DB1)～数据总线对(DB16、/DB16)与写入驱动器300以及读出放大器700相连接。
从列解码器202输出8对解码信号(Y1、/Y1)～(Y8、/Y8)，控制列门CG，形成了对位线对和数据总线对的控制。
下面，参照图1和图2就本实施例的SRAM芯片1000的地址输入电路100和数据输入电路101加以说明。图1是地址输入电路100和数据输入电路101的框图。地址输入电路100包含19个地址信号输入电路110-0～110-18、19个T触发器120-0～120-18、合成地址转变检测信号ATP0～ATP18的ATP合成电路150。数据输入电路101包含16个数据信号输入电路130-1～130-16。
地址信号输入电路110-0～110-18与XCSB信号以及BIA信号相连接，并且与各自对应的A0～A18端子相连接。数据信号输入电路130-1～130-16与XWEB信号以及BIA信号相连接，并且与各自对应的IO0～IO15端子相连接。由18个T触发器120-0～120-17构成计数器即基于18段的T触发器的计数器。
CLKA信号通过变换器140与地址信号输入电路110-0以及第一段的T触发器120-0的时钟输入端子相连接。第一段的T触发器120-0的时钟输出端子Q0与地址信号输入电路110-1以及第二段的T触发器(图中未显示)的时钟输入端子相连接。以下同样把T触发器与地址信号输入电路相连接。而且，第十八段的T触发器120-17的时钟输出端子Q17与地址信号输入电路110-18以及T触发器120-18的时钟输入端子相连接。T触发器120-18的输出端子Q18与数据输入电路130-1～130-16相连接。
以地址信号输入电路110-0为例就地址信号输入电路加以详细说明。图5是地址信号输入电路110-0的电路图。通常动作中，因为/芯片选择信号(/CS)为L电平(有效电平)，老化筛选状态信号为L电平(无效电平)，所以XCSB信号为L，BIA信号为L。从NOR门115输出的H电平的信号由变换器117进行翻转，成为L电平的信号，输入到NOR门119中。并且，根据L电平的BIA信号，传输门113导通。据此，从A0端子输入的来自外部的地址信号由NOR门119转换(翻转)，由变换器112转换，通过传输门113，作为地址信号A0′输出到行解码器201。地址信号A0′与ATP发生电路114相连接，当地址信号A0′从H→L或从L→H时，产生脉冲信号ATPO。
另一方面，在老化筛选状态中，老化筛选状态信号为H电平(有效)，时钟信号CLKA通过变换器140输入到地址输入电路110-0。根据H电平的BIA信号，传输门111导通。据此，由变换器140转换的时钟信号通过传输门111，作为地址信号A0′输出到行解码器201。并且，根据H电平的BIA信号，传输门113断开，所以禁止了来自A0端子的输入。并且，根据H电平的BIA信号，从NOR门115输出的L电平的信号由变换器117转换，变为H电平的信号，输入到NOR门119。据此，流过NOR门119的电流被切断。
以上是地址信号输入电路110-0的具体情况。地址信号输入电路110-1～-110-18也与地址信号输入电路110-0具有同样的结构。但是，代替通过变换器140的时钟信号，采用来自T触发器120-0～120-17的输出端子Q0～Q17的信号。
下面，以数据信号输入电路130-1为例，就数据信号输入电路加以详细说明。图6是数据信号输入电路130-1的电路图。在通常的写入动作中，/可写入信号(/WE)为L电平(有效)，老化筛选状态信号为L电平(无效)，XWEB信号为L。从NOR门131输出的H电平的信号由变换器133转换，成为L电平的信号，输入到NOR门135中。并且，根据L电平的BIA信号，传输门137导通。据此，从IO1端子输入的来自外部的数据信号由NOR门135转换，由变换器132转换，通过传输门137，作为数据D0′信号输出到写入驱动器300。
而在老化筛选状态中，老化筛选状态信号为H电平(有效)，来自T触发器120-18的输出端子Q18的信号CLKQ18输入到数据信号输入电路130-1中。根据H电平的BIA信号，传输门139导通。据此，信号CLKQ18通过传输门139，作为数据D1′信号输出到写入驱动器300。并且，根据H电平的BIA信号，传输门137断开，所以禁止了来自IO0端子的输入。并且，根据H电平的BIA信号，从NOR门131输出的L电平的信号由变换器转换，变为H电平的信号，输入到NOR门135中。据此，切断了流过NOR门135的电流。
以上是数据信号输入电路130-1的具体情况。数据信号输入电路130-2～130-16也与数据信号输入电路130-1具有同样的结构。
下面，就SRAM芯片1000的老化筛选加以说明。在图2中，为老化筛选状态端子BI提供H电平，进入老化筛选状态。此时，老化筛选信号输入电路103的输出BIA变为H电平，所以禁止了控制信号输入电路102内的NOR门102-1～102-3的输入，但是XCSA信号为L(有效)，使芯片有效，XWEA信号为L(有效)，XOER信号为H(无效)，所以SRAM芯片1000进入写入状态。
本实施例的特征之一是老化筛选状态下的地址生成和数据写入。首先，参照图1就此加以说明。在老化筛选状态中，以基于计数器(T触发器120-0～120-17)的来自外部的时钟信号的计数为基�。傻刂稟0′信号～地址A18′信号。通过用行解码器201和列解码器202对该地址A0′信号～生成地址A18′解码，选择构成存储单元阵列500(图3)的各存储单元MC的地址。然后，以来自T触发器120-18的输出端子Q18的信号CLKQ18为基�。墒軩1′信号～数据D16′信号。通过把该数据D1′信号～数据D16′信号写入由写入驱动器300选择的存储单元MC，进行老化筛选。
下面，用定时图表就SRAM芯片1000的老化筛选加以说明。图7是SRAM芯片1000的老化筛选状态的定时图表。通过使老化筛选状态信号(BI)变为H电平(有效)，进入老化筛选状态。进入老化筛选状态后，根据来自外部的时钟信号CLK的最初的上升边E1，地址(A0′、A1′、A2′…A18′)信号变为(L、L、L、…、L)，选择地址0的存储单元MC。根据接着的下降边E2，(A0′、A1′、A2′…A18′)信号变为(H、L、L、…、L)，选择地址1的存储单元MC。在接着的上升边E3，地址(A0′、A1′、A2′…A18′)信号变为(L、H、L、…、L)，选择地址2的存储单元MC。以下，同样连续地选择地址，最后选择地址524278的存储单元MC。因为数据D1′信号～数据D16′信号为L电平，所以L电平的数据被写入各存储单元MC。
选择地址524287的存储单元MC后，再次选择地址0的存储单元MC，连续地选择直到地址524287的存储单元MC。因为数据D1′信号～数据D16′信号为H电平，所以H电平的数据被写入各存储单元MC。
由以上的说明可知，由地址信号输入电路110-0～110-18、T触发器120-0～120-17以及变换器140构成地址信号生成部。由数据信号输入电路130-1～130-16和T触发器120-18构成数据信号生成部。由写入驱动器300构成数据写入部。
下面，就本实施例的主要效果加以说明。根据本实施例，在老化筛选中，因为不要地址端子和数据输入端子以及控制端子，所以能防止这些端子的损伤。因此，根据本实施例，能提高SRAM的制造成品率。
并且，根据本实施例，以时钟信号的计数为基�。厣傻刂罚圆恍枰丛拥牡刂飞傻缏�。
并且，根据本实施例，因为老化筛选中使用的BI端子600-1、CLK端子600-2、VDDBI端子600-4、VSSBI端子600-3是老化筛选专用的，所以即使在老化筛选时，由于探头的针的接触等损伤了这些端子，也不会对SRAM芯片1000的使用造成影响。
另外，如以上所述，根据本实施例，禁止了来自外部的地址信号以及数据信号、控制信号的输入，所以在老化筛选中，即使这些输入端子开路，也能防止贯穿电流流过输入NOR门。因此，在老化筛选中也能测定多个正确的消耗电流，从而能去掉在老化筛选中发生故障、电流不良的芯片。
并且，根据本实施例，使来自计数器(T触发器120-0～120-17)的最终段的触发器(T触发器120-17)的输出端子Q17的信号输入到T触发器120-18的时钟输入端子。然后，从T触发器120-18的输出端子Q18输出把输出端子Q17的信号CLKQ18分频的信号，把该信号作为数据D1′信号～数据D16′信号。据此，在各存储单元MC中，首先写入L电平的数据D1′信号～数据D16′信号，然后写入H电平的数据D1′信号～数据D16′信号。因此，为各存储单元MC提供了低电平和H电平的应力，从而能对各存储单元MC提供高效的应力。并且，如果先在各存储单元MC中写入H电平的数据D1′信号～数据D16′信号，然后写入L电平的数据D1′信号～数据D16′信号，也能产生同样的效果。
因为本实施例解除自动断电，进行老化筛�。阅芩醵汤匣秆〉氖奔�。以下具体说明。图8是自动断电的定时图表。T是最小周期。所谓最小周期是指从标准地址信号群(在本时例中，是地址A0′信号～地址A18′信号)变化到接着的地址变化时刻所需的最小时间。自动断电是指使字线和位线对的选择期间自动地比最小周期T早结束的功能。对存储单元的写入和读出通常比最小周期T早结束，所以在最小周期T的剩下的时间中，继续选择字线和位线对是对电力的浪费。在此，如果经过了对存储单元的写入和读出结束的时间，通过自动断电，能变为不选择字线和位线对。
ATD信号是把图5所述的每个地址信号的变化时发生的脉冲信号ATP0～ATP18用图1中的ATP合成电路150合成的脉冲信号。ATD信号成为在读出或写入存储单元时的一连串的动作即字线的选择、位线对的选择、数据信号的读出或写入控制的触发器。
当XAPD信号(自动断电信号)为L电平时，为不选择字线和位线对。根据ATD信号的上升边，XAPD信号变为H电平，所以能选择字线和位线对。当ATD信号下降后，自动断电定时器工作，经过所定时间后，XAPD信号变为L电平。据此，变为不选择字线和位线对。不选择的位线对被加压为电源电位。
图9是本实施例的XAPD信号控制部801的框图。XAPD信号控制部801在图2所示的定时电路800内形成。通常的动作中，老化筛选状态信号(BIA)为L电平，所以ATD信号脉冲通过NOR门810，再通过NOR门820，输入到定时器830。ATD信号为H电平时，定时器830被复原，输出高电平的/APD信号。因此，能选择字线和位线对。ATD信号下降后，定时器830工作，经过了对存储单元的写入或读出结束的时间(对于最小周期100ns，例如为40ns)后，XAPD信号变为L电平。据此，结束了字线和位线对的选择。
而在老化筛选中，因为BIA信号为H电平，所以自动断电被解除，从定时器830继续输出H电平的XAPD信号。因此，能选择字线和位线对。并且，由以上的说明可知，图9所示XAPD信号控制部801包含以老化筛选状态信号为基�。獬棺窒吆臀幌叨缘难≡衿诩浔戎芷谑奔湓缃崾墓δ艿牟考�。
图10是本实施例的老化筛选状态的定时图表。在每个来自外部的时钟(CLK)信号的变化，通过地址A0′信号～地址A18′信号的变化，地址变化。参照图7就此加以说明。因此，在本实施例中，时钟(CLK)的半周期成为地址的周期(例如100ns)。在本实施例中，因为解除了自动断电，所以XAPD信号保持H电平。因此，字线和位线对选择结束持续到下一个地址变化，所以能使选择期间t2比通常动作时长。
如以上所述，根据本实施例，为所选择的存储单元提供了比通常动作时更长的时间、应力。因此，能缩短老化筛选的时间。
并且，在本发明中，也能不解除自动断电而进行老化筛选。此时，如图11所示，通过自动断电，字线和位线对的选择期间(t1)比地址的周期(例如100ns)短。
在本实施例中，说明当进行晶片水平的老化筛选时使用的半导体晶片和探头的一个例子。图12是半导体晶片2000的俯视图。在半导体晶片2000上形成了多个SRAM芯片1000。图13是老化筛选半导体晶片2000时使用的探头保护装置的部分俯视图。多个通孔3101分别配置在探头保护装置3000上的图中未显示的端子上，通过该端子，与图中未显示的老化筛选装置相连接。四根针3100为一组。当进行晶片水平的老化筛选时，一组针被用于一个SRAM芯片1000，立在600-1～600-4的垫上。总之，在本实施例中，在老化筛选时使用的端子是VDDBI端子、VSSBI端子、BI端子、CLK端子等四个，所以老化筛选一个SRAM芯片1000时使用的探头的针是四根就够了。老化筛选时能使用的端子数由老化筛选装置的系统结构决定。并且，探头保护装置上能连接的针数也有限制。根据本实施例，在老化筛选中，因为能减少与探头的针3100接触的端子数，所以当以晶片水平进行老化筛选时，能增加一次所能老化筛选的芯片数。即能缩短每一个晶片的老化筛选所需要的时间。
权利要求
1.一种半导体存储器，包含多个存储单元，其特征在于包括成为所述半导体存储器的电源端子的第一端子；成为所述半导体存储器的接地端子的第二端子；输入用于使所述半导体存储器成为老化筛选状态的老化筛选状态信号的第三端子；输入来自外部的时钟信号的第四端子；在所述老化筛选状态信号的输入中，以所述时钟信号的计数为基�。捎糜谘≡袼龆喔龃娲⒌ピ械母鞲龃娲⒌ピ牡刂沸藕诺牡刂沸藕派刹浚辉谒隼匣秆∽刺藕诺氖淙胫校运鍪敝有藕盼。墒菪藕诺氖菪藕派刹浚辉谟盟龅刂沸藕叛≡竦拇娲⒌ピ校慈胨鍪菪藕诺氖莸氖菪慈氩�。
2.根据权利要求1所述的半导体存储器，其特征在于所述第一端子、所述第二端子、所述第三端子以及所述第四端子是老化筛选专用；包括与所述第一端子不同，成为所述半导体存储器的电源端子的第五端子；与所述第二端子不同，成为所述半导体存储器的接地端子的第六端子。
3.根据权利要求1或2所述的半导体存储器，其特征在于所述地址信号生成部包含计数器；来自所述计数器的输出成为所述地址信号。
4.根据权利要求3所述的半导体存储器，其特征在于所述数据信号生成部包括把来自所述计数器的最终段的触发器的输出信号分频的信号分频部，以从所述信号分频部输出的信号为基�。伤鍪菪藕�。
5.根据权利要求1～4中任意一项所述的半导体存储器，其特征在于包括以所述老化筛选状态信号为基础来解除使字线和位线对的选择期间比周期时间早结束的功能的部件。
6.根据权利要求1～5中任意一项所述的半导体存储器，其特征在于包括输入来自外部的地址信号的地址信号输入电路；输入来自外部的数据信号的数据信号输入电路；所述地址信号输入电路根据所述老化筛选状态信号，禁止来自外部的地址信号的输入；所述数据信号输入电路根据所述老化筛选状态信号，禁止来自外部的数据信号的输入。
7.一种半导体存储器的老化筛选方法，是包含多个存储单元的半导体存储器的老化筛选方法，其特征在于包括使所述半导体存储器成为老化筛选状态的步骤；给所述半导体存储器提供电位的步骤；在所述老化筛选状态中，以来自外部的时钟信号的计数为基�。伤龆喔龃娲⒌ピ母髯缘牡刂返牟街瑁辉谒隼匣秆∽刺校运鍪敝有藕盼±瓷墒莸牟街瑁辉谟胨龅刂范杂Φ拇娲⒌ピ行慈胨鍪莸牟街�。
8.根据权利要求7所述的半导体存储器的老化筛选方法，其特征在于解除使字线和位线对的选择期间比周期时间早结束的功能，进行所述写入步骤。
9.根据权利要求7或8所述的半导体存储器的老化筛选方法，其特征在于所述写入步骤包含在所述多个存储单元中写入第一电平，然后写入第二电平的步骤。
10.根据权利要求7～9中任意一项所述的半导体存储器的老化筛选方法，其特征在于包括在所述老化筛选状态中，禁止来自外部的地址和数据的输入的步骤。
11.根据权利要求7～10中任意一项所述的半导体存储器的老化筛选方法，其特征在于所述老化筛选以晶片水平来进行。
全文摘要
提供在老化筛选中，能防止由于地址端子和数据输入(输入输出)端子等受损而导致的成品率下降的半导体存储器。在老化筛选状态中，SRAM芯片以基于计数器(T触发器(120－0～120－17))的来自外部的时钟信号的计数为基�。傻刂�(A0′)信号～地址(A18′)信号。通过用解码器把该地址信号解码，来选择构成存储单元阵列的各存储单元(MC)的地址。然后，以来自T触发器(120－18)的输出端子(Q18)的信号为基�。墒�(D1′)信号～数据(D16′)信号。通过把该数据信号的数据写入所选择的存储单元(MC)中，来进行老化筛选。
文档编号G01R31/30GK1392569SQ0212436
公开日2003年1月22日 申请日期2002年6月13日 优先权日2001年6月13日
发明者小平觉, 上原正也, 小林等, 熊谷敬 申请人:精工爱普生株式会社
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
