亚星游戏官网-www.yaxin868.com

专利名称：陀螺双路伺服控制微电路的制作方法
技术领域：
本实用新型属于惯性导航技术领域，尤其是涉及一种陀螺双路伺服控制微电路。
背景技术：
随着科技的飞速发展，对陀螺寻北仪、陀螺测斜仪等惯性导航测量系统的小型化和导航测量精度提出了越来越高的要求，伺服控制电路作为其重要组成部分，直接关系到陀螺寻北仪、陀螺测斜仪等惯性导航测量系统的测量精度。现有技术中的伺服控制电路多采用分立元器件构成，且仅能实现陀螺单路伺服控制，存在着体积大、功耗大、噪声高、调试复杂等缺陷和不足，影响了陀螺仪的工作精度和应用范围
实用新型内容
本实用新型所要解决的技术问题在于针对上述现有技术中的不足，提供一种陀螺双路伺服控制微电路，其集成度高，体积小，重量轻，结构设计合理，安装调试方便，功耗低，噪声小，精度高，实用性强，应用范围广。为解决上述技术问题，本实用新型采用的技术方案是一种陀螺双路伺服控制微电路，其特征在于包括集成在同一微电路模块上的第一路伺服控制电路和第二路伺服控制电路，所述第一路伺服控制电路由依次相接的第一前置放大电路、第一同步相敏解调电路、第一低通滤波电路、第一陷波校正电路和第一功率放大电路构成，所述第二路伺服控制电路由依次相接的第二前置放大电路、第二同步相敏解调电路、第二低通滤波电路、第二陷波校正电路和第二功率放大电路构成，所述第一同步相敏解调电路和第二同步相敏解调电路均与激磁信号源输出的相敏解调基准信号JC相接。上述的陀螺双路伺服控制微电路，其特征在于所述第一前置放大电路由运算放大器ICl，电容Cl，以及电阻Rl、ROl和ROlf构成，所述电容Cl的一端为前置放大电路的输入端且与角速率输入信号Ux-in相接，所述电容Cl的另一端通过电阻Rl与所述运算放大器ICl的反向输入端相接，所述电阻ROlf的一端与所述运算放大器ICl的反相输入端相接，所述电阻ROlf的另一端与所述运算放大器ICl的输出端相接，所述运算放大器ICl的同相输入端通过电阻ROl接地；所述第一同步相敏解调电路由比较器C0MP1，运算放大器IC2-1，运算放大器IC2-2，运算放大器IC2-3，电容Cfl，电子模拟开关SI，以及电阻R2A、R2B、R3、R4和R2F构成，所述电阻R2A的一端和电阻R2B的一端均与运算放大器ICl的输出端相接，所述电阻R2A的另一端与运算放大器IC2-1的正向输入端相接，所述电阻R2B的另一端与运算放大器IC2-1的反向输入端、运算放大器IC2-2的反相输入端、电阻R3的一端和电阻R2F的一端相接，所述运算放大器IC2-2的正向输入端与电阻R4的一端相接，所述电阻R3的另一端和电阻R4的另一端均接地，所述运算放大器IC2-1的输出端与电子模拟开关SI的常闭端相接，所述运算放大器IC2-2的输出端与电子模拟开关SI的常开端相接，所述比较器COMPl的输出端、电容Cfl的一端和运算放大器IC2-3的反向输入端均与电子模拟开关SI的公共端相接，所述比较器COMPl的正向输入端和运算放大器IC2-3的正向输入端均接地，所述电容Cfl的另一端和电阻R2F的另一端均与所述运算放大器IC2-3的输出端相接且为所述第一同步相敏解调电路的输出端。上述的陀螺双路伺服控制微电路，其特征在于所述第一低通滤波电路由运算放大器IC3和电容C2，以及电阻R6、R7、R8和R9构成；所述电阻R6的一端与所述第一同步相敏解调电路(1-2)的输出端相接，所述电阻R6的另一端与电容C2的一端和电阻R7的一端相接，所述电阻R7的另一端和电阻R9的一端均与所述运算放大器IC3的反向输入端相接，所述运算放大器IC3的正向输入端与所述电阻R8的一端相接，所述电容C2的另一端和电阻R8的另一端均接地，所述电阻R9的另一端与所述运算放大器IC3的输出端相接且为所述低通滤波电路的输出端。上述的陀螺双路伺服控制微电路，其特征在于所述第一陷波校正电路由运算放大器 IC4 和 IC5,电阻 RIO、Rll、R12、R13、R14、R15、R16、R17 和 R18,以及电容 C3、C4、C5、C6、C7和CS构成，所述电阻RlO的一端与所述低通滤波电路的输出端相接，所述电阻RlO的另一端与电容C3的一端、电容C4的一端和电阻R12的一端相接，所述电阻R12的另一端与
电阻R13的一端和电容C5的一端相接，所述电阻R13的另一端和电容C6的一端均与所述运算放大器IC4的正向输入端相接，所述运算放大器IC4的反向输入端与电阻R14的一端和电容C7的一端相接，所述电容C7的另一端、电阻R15的一端和电阻R16的一端均与所述运算放大器IC4的输出端相接,所述电容C4的另一端、电容C5的另一端、电容C6的另一端和电阻R15的另一端均与电阻Rll的一端相接，所述电阻R16的另一端、电阻R18的一端和电容CS的一端均与所述运算放大器IC5的反向输入端相接，所述运算放大器IC5的正向输入端与电阻R17的一端相接，所述电容C3的另一端、电阻Rll的另一端、电阻R14的另一端和电阻R17的另一端均接地，所述电阻R18的另一端和电容CS的另一端均与所述运算放大器IC5的输出端相接且为所述陷波校正电路的输出端。上述的陀螺双路伺服控制微电路，其特征在于所述第一功率放大电路由集成功率放大器IC6，电阻R19、R20和R21，以及电容C9和ClO构成；所述电阻R19的一端与所述陷波校正电路的输出端相接，所述电阻R19的另一端、电容C9的一端和电阻R20的一端均与所述集成功率放大器IC6的反向输入端相接,所述电阻R21的一端和电容ClO的一端与所述集成功率放大器IC6的正向输入端相接，所述电阻R21的另一端和电容ClO的另一端均接地，所述电容C9的另一端和电阻R20的另一端均与所述集成功率放大器IC6的输出端相接且为所述功率放大电路的输出端且输出角速率输出信号Ux-out。上述的陀螺双路伺服控制微电路，其特征在于所述第二前置放大电路由运算放大器IC7，电容Cll，以及电阻R22、R02和R02f构成，所述电容Cll的一端为前置放大电路的输入端且与角速率输入信号Ux-in相接，所述电容Cll的另一端通过电阻R22与所述运算放大器IC7的反向输入端相接，所述电阻R02f的一端与所述运算放大器IC7的反相输入端相接，所述电阻R02f的另一端与所述运算放大器IC7的输出端相接，所述运算放大器IC7的同相输入端通过电阻R02接地；所述第二同步相敏解调电路由比较器C0MP2，运算放大器IC8-1，运算放大器IC8-2，运算放大器IC8-3，电容Cf2，电子模拟开关S2，以及电阻R23A、R23B、R24、R25和R23F构成，所述电阻R23A的一端和电阻R23B的一端均与运算放大器IC7的输出端相接，所述电阻R23A的另一端与运算放大器IC8-1的正向输入端相接，所述电阻R23B的另一端与运算放大器IC8-1的反向输入端、运算放大器IC8-2的反相输入端、电阻R24的一端和电阻R23F的一端相接,所述运算放大器IC8-2的正向输入端与电阻R25的一端相接，所述电阻R24的另一端和电阻R25的另一端均接地，所述运算放大器IC8-1的输出端与电子模拟开关S2的常闭端相接，所述运算放大器IC8-2的输出端与电子模拟开关S2的常开端相接，所述比较器C0MP2的输出端、电容Cf2的一端和运算放大器IC8-3的反向输入端均与电子模拟开关S2的公共端相接，所述比较器C0MP2的正向输入端和运算放大器IC8-3的正向输入端均接地，所述电容Cf2的另一端和电阻R23F的另一端均与所述运算放大器IC8-3的输出端相接且为所述第二同步相敏解调电路的输出端。上述的陀螺双路伺服控制微电路，其特征在于所述第二低通滤波电路由运算放大器IC9和电容C12，以及电阻R27、R28、R29和R30构成；所述电阻R27的一端与所述第二同步相敏解调电路(2-2)的输出端相接，所述电阻R27的另一端与电容C12的一端和电阻R28的一端相接，所述电阻R28的另一端和电阻R30的一端均与所述运算放大器IC9的反向输入端相接，所述运算放大器IC9的正向输入端与所述电阻R29的一端相接，所述电容C12的另一端和电阻R29的另一端均接地，所述电阻R30的另一端与所述运算放大器IC9的输出端相接且为所述低通滤波电路的输出端。·上述的陀螺双路伺服控制微电路，其特征在于所述第二陷波校正电路由运算放大器 IClO 和 IC11,电阻 Ry31、R32、R33、R34、R35、R36、R37、R38 和 R39,以及电容 C13、C14、C15、C16、C17和C18构成，所述电阻Ry31的一端与所述低通滤波电路的输出端相接，所述电阻Ry31的另一端与电容C13的一端、电容C14的一端和电阻R33的一端相接，所述电阻R33的另一端与电阻R34的一端和电容C15的一端相接，所述电阻R34的另一端和电容C16的一端均与所述运算放大器ICio的正向输入端相接，所述运算放大器IClO的反向输入端与电阻R35的一端和电容C17的一端相接，所述电容C17的另一端、电阻R36的一端和电阻R37的一端均与所述运算放大器IClO的输出端相接，所述电容C14的另一端、电容C15的另一端、电容C16的另一端和电阻R36的另一端均与电阻R32的一端相接，所述电阻R37的另一端、电阻R39的一端和电容C18的一端均与所述运算放大器ICll的反向输入端相接，所述运算放大器ICll的正向输入端与电阻R38的一端相接，所述电容C13的另一端、电阻R32的另一端、电阻R35的另一端和电阻R38的另一端均接地，所述电阻R39的另一端和电容C18的另一端均与所述运算放大器ICll的输出端相接且为所述陷波校正电路的输出端。上述的陀螺双路伺服控制微电路，其特征在于所述第二功率放大电路由集成功率放大器IC12，电阻R40、R41和R42，以及电容C19和C20构成；所述电阻R40的一端与所述陷波校正电路的输出端相接，所述电阻R40的另一端、电容C19的一端和电阻R41的一端均与所述集成功率放大器IC12的反向输入端相接，所述电阻R42的一端和电容C20的一端与所述集成功率放大器IC12的正向输入端相接，所述电阻R42的另一端和电容C20的另一端均接地，所述电容C19的另一端和电阻R41的另一端均与所述集成功率放大器IC12的输出端相接且为所述功率放大电路的输出端且输出角速率输出信号Uy-out。本实用新型与现有技术相比具有以下优点I、本实用新型的集成度高，体积小，重量轻。2、本实用新型采用模块化设计理念，将双路伺服控制电路集成在一个微电路模块上，结构设计合理，安装调试方便，尤其对双自由度挠性陀螺优势明显。3、本实用新型采用了同步相敏平衡解调电路、低功耗的高速电子模拟开关、超低噪声高精度集成运算放大器、陷波校正电路和低功耗的功率放大电路降低了伺服控制电路的功耗和噪声，提高了测量精度。4、本实用新型的功率放大电路采用了集成功率放大器来实现，具有功耗低、温度稳定性好、非线性失真度小等优点。5、本实用新型的实用性强，能满足小型惯性导航测量系统的要求，符合惯性导航测量系统小型化发展方向，可广泛适用于航空、航天、船舶导航、石油测井及武器装备等惯性导航和测量系统。综上所述，本发明集成度高，体积小，重量轻，结构设计合理，安装调试方便，功耗低，噪声小，精度高，实用性强，应用范围广。下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

图I为本实用新型的电路原理框图。图2为本实用新型的电路原理图。附图标记说明1-1 一第一前置放大电路；1-2—第一同步相敏解调电路；1-3-第一低通滤波电路；1-4_第一陷波校正电路；1-5—第一功率放大电路；2_1—第二前置放大电路；2-2一第二同步相敏解调电路；2_3—第二低通滤波电路；2-4一第二陷波校正电路；2_5—第二功率放大电路；3—激磁信号源。
具体实施方式
如图I所示，本实用新型包括集成在同一微电路模块上的第一路伺服控制电路和第二路伺服控制电路，所述第一路伺服控制电路由依次相接的第一前置放大电路1-1、第一同步相敏解调电路1-2、第一低通滤波电路1-3、第一陷波校正电路1-4和第一功率放大电路1-5构成，所述第二路伺服控制电路由依次相接的第二前置放大电路2-1、第二同步相敏解调电路2-2、第二低通滤波电路2-3、第二陷波校正电路2-4和第二功率放大电路2-5构成，所述第一同步相敏解调电路1-2和第二同步相敏解调电路2-2均与激磁信号源3输出的相敏解调基准信号JC相接。结合图2，本实施例中，所述第一前置放大电路1-1由运算放大器I Cl，电容Cl，以及电阻Rl、ROl和ROlf构成，所述电容Cl的一端为前置放大电路的输入端且与角速率输入信号Ux-in相接，所述电容Cl的另一端通过电阻Rl与所述运算放大器ICl的反向输入端相接，所述电阻ROlf的一端与所述运算放大器ICl的反相输入端相接，所述电阻ROlf的另一端与所述运算放大器ICl的输出端相接，所述运算放大器ICl的同相输入端通过电阻ROl接地；所述第一同步相敏解调电路1-2由比较器C0MP1，运算放大器IC2-1，运算放大器IC2-2，运算放大器IC2-3，电容Cfl，电子模拟开关SI，以及电阻R2A、R2B、R3、R4和R2F构成，所述电阻R2A的一端和电阻R2B的一端均与运算放大器ICl的输出端相接，所述电阻R2A的另一端与运算放大器IC2-1的正向输入端相接，所述电阻R2B的另一端与运算放大器IC2-1的反向输入端、运算放大器IC2-2的反相输入端、电阻R3的一端和电阻R2F的一端相接，所述运算放大器IC2-2的正向输入端与电阻R4的一端相接，所述电阻R3的另一端和电阻R4的另一端均接地，所述运算放大器IC2-1的输出端与电子模拟开关SI的常闭端相接，所述运算放大器IC2-2的输出端与电子模拟开关SI的常开端相接，所述比较器COMPl的输出端、电容Cfl的一端和运算放大器IC2-3的反向输入端均与电子模拟开关SI的公共端相接，所述比较器COMPl的正向输入端和运算放大器IC2-3的正向输入端均接地，所述电容Cfl的另一端和电阻R2F的另一端均与所述运算放大器IC2-3的输出端相接且为所述第一同步相敏解调电路1-2的输出端。其中，所述运算放大器IC2-1及其外围电阻R2A和R2B构成了第二级放大电路，所述运算放大器IC2-2及其外围电阻R3和R4构成了第三级放大电路，所述运算放大器IC2-3及其外围电阻R2F和电容Cfl构成了第一积分电路。结合图2，本实施例中，所述第一低通滤波电路1-3由运算放大器IC3和电容C2，以及电阻R6、R7、R8和R9构成；所述电阻R6的一端与所述第一同步相敏解调电路(1_2)的输出端相接，所述电阻R6的另一端与电容C2的一端和电阻R7的一端相接，所述电阻R7的另一端和电阻R9的一端均与所述运算放大器IC3的反向输入端相接，所述运算放大器IC3 的正向输入端与所述电阻R8的一端相接，所述电容C2的另一端和电阻R8的另一端均接地，所述电阻R9的另一端与所述运算放大器IC3的输出端相接且为所述低通滤波电路的输出端。结合图2，本实施例中，所述第一陷波校正电路1-4由运算放大器IC4和IC5，电阻R10、R11、R12、R13、R14、R15、R16、R17 和 R18,以及电容 C3、C4、C5、C6、C7 和 C8 构成，所述电阻RlO的一端与所述低通滤波电路的输出端相接，所述电阻RlO的另一端与电容C3的一端、电容C4的一端和电阻R12的一端相接，所述电阻R12的另一端与电阻R13的一端和电容C5的一端相接，所述电阻R13的另一端和电容C6的一端均与所述运算放大器I C4的正向输入端相接，所述运算放大器IC4的反向输入端与电阻R14的一端和电容C7的一端相接，所述电容C7的另一端、电阻R15的一端和电阻R16的一端均与所述运算放大器IC4的输出端相接，所述电容C4的另一端、电容C5的另一端、电容C6的另一端和电阻R15的另一端均与电阻Rll的一端相接，所述电阻R16的另一端、电阻R18的一端和电容C8的一端均与所述运算放大器IC5的反向输入端相接，所述运算放大器IC5的正向输入端与电阻R17的一端相接，所述电容C3的另一端、电阻Rll的另一端、电阻R14的另一端和电阻R17的另一端均接地，所述电阻R18的另一端和电容CS的另一端均与所述运算放大器IC5的输出端相接且为所述陷波校正电路的输出端。结合图2，本实施例中，所述第一功率放大电路1-5由集成功率放大器I C6，电阻R19、R20和R21，以及电容C9和ClO构成；所述电阻R19的一端与所述陷波校正电路的输出端相接，所述电阻R19的另一端、电容C9的一端和电阻R20的一端均与所述集成功率放大器IC6的反向输入端相接，所述电阻R21的一端和电容ClO的一端与所述集成功率放大器IC6的正向输入端相接，所述电阻R21的另一端和电容ClO的另一端均接地，所述电容C9的另一端和电阻R20的另一端均与所述集成功率放大器IC6的输出端相接且为所述功率放大电路的输出端且输出角速率输出信号Ux-out。结合图2，本实施例中，所述第二前置放大电路2-1由运算放大器IC7，电容Cll，以及电阻R22、R02和R02f构成，所述电容Cll的一端为前置放大电路的输入端且与角速率输入信号Ux-in相接，所述电容Cll的另一端通过电阻R22与所述运算放大器IC7的反向输入端相接，所述电阻R02f的一端与所述运算放大器IC7的反相输入端相接，所述电阻R02f的另一端与所述运算放大器IC7的输出端相接，所述运算放大器IC7的同相输入端通过电阻R02接地；所述第二同步相敏解调电路2-2由比较器C0MP2，运算放大器IC8-1，运算放大器IC8-2，运算放大器IC8-3，电容Cf2，电子模拟开关S2，以及电阻R23A、R23B、R24、R25和R23F构成，所述电阻R23A的一端和电阻R23B的一端均与运算放大器IC7的输出端相接，所述电阻R23A的另一端与运算放大器IC8-1的正向输入端相接，所述电阻R23B的另一端与运算放大器IC8-1的反向输入端、运算放大器IC8-2的反相输入端、电阻R24的一端和电阻R23F的一端相接，所述运算放大器IC8-2的正向输入端与电阻R25的一端相接，所述电阻R24的另一端和电阻R25的另一端均接地，所述运算放大器IC8-1的输出端与电子模拟开关S2的常闭端相接，所述运算放大器IC8-2的输出端与电子模拟开关S2的常开端相接，所述比较器C0MP2的输出端、电容Cf2的一端和运算放大器IC8-3的反向输入端均与电子模拟开关S2的公共端相接，所述比较器C0MP2的正向输入端和运算放大器IC8-3的正向输入端均接地，所述电容Cf2的另一端和电阻R23F的另一端均与所述运算放大器IC8-3的输出端相接且为所述第二同步相敏解调电路2-2的输出端。其中，所述运算放大器IC8-1及 其外围电阻R23A和R23B构成了第四级放大电路，所述运算放大器IC8-2及其外围电阻R24和R25构成了第五级放大电路，所述运算放大器IC8-3及其外围电阻R23F和电容Cf2构成了第二积分电路。结合图2，本实施例中，所述第二低通滤波电路2-3由运算放大器IC9和电容C12，以及电阻R27、R28、R29和R30构成；所述电阻R27的一端与所述第二同步相敏解调电路(2-2)的输出端相接，所述电阻R27的另一端与电容C12的一端和电阻R28的一端相接，所述电阻R28的另一端和电阻R30的一端均与所述运算放大器IC9的反向输入端相接，所述运算放大器IC9的正向输入端与所述电阻R29的一端相接，所述电容C12的另一端和电阻R29的另一端均接地，所述电阻R30的另一端与所述运算放大器IC9的输出端相接且为所述低通滤波电路的输出端。结合图2，本实施例中，所述第二陷波校正电路2-4由运算放大器IClO和IClI，电阻 Ry 31、R32、R33、R34、R35、R36、R37、R38 和 R39,以及电容 C13、C14、C15、C16、C17 和C18构成，所述电阻Ry31的一端与所述低通滤波电路的输出端相接，所述电阻Ry31的另一端与电容C13的一端、电容C14的一端和电阻R33的一端相接，所述电阻R33的另一端与电阻R34的一端和电容C15的一端相接，所述电阻R34的另一端和电容C16的一端均与所述运算放大器IClO的正向输入端相接，所述运算放大器IClO的反向输入端与电阻R35的一端和电容C17的一端相接，所述电容C17的另一端、电阻R36的一端和电阻R37的一端均与所述运算放大器IClO的输出端相接，所述电容C14的另一端、电容C15的另一端、电容C16的另一端和电阻R 36的另一端均与电阻R 32的一端相接，所述电阻R37的另一端、电阻R39的一端和电容C18的一端均与所述运算放大器ICll的反向输入端相接，所述运算放大器ICll的正向输入端与电阻R 38的一端相接,所述电容C13的另一端、电阻R32的另一端、电阻R35的另一端和电阻R38的另一端均接地，所述电阻R39的另一端和电容C18的另一端均与所述运算放大器ICll的输出端相接且为所述陷波校正电路的输出端。结合图2，本实施例中，所述第二功率放大电路2-5由集成功率放大器IC12，电阻R40、R41和R42，以及电容C19和C20构成；所述电阻R40的一端与所述陷波校正电路的输出端相接，所述电阻R40的另一端、电容C19的一端和电阻R41的一端均与所述集成功率放大器IC12的反向输入端相接，所述电阻R42的一端和电容C20的一端与所述集成功率放大器IC12的正向输入端相接，所述电阻R42的另一端和电容C20的另一端均接地，所述电容C19的另一端和电阻R41的另一端均与所述集成功率放大器IC12的输出端相接且为所述功率放大电路的输出端且输出角速率输出信号Uy-out。具体实施时，采用厚膜混合集成工艺和高密度组装技术将第一路伺服控制电路和第二路伺服控制电路集成在同一微电路模块上，采用96%的AL2O3陶瓷基板，其导热系数好，强度高。所述运算放大器 ICU IC2-1、IC2-2、IC2-3、IC3、IC4、IC5、IC6、IC7、IC8-1、IC8-2、IC8-3、IC9、IC10、ICll和IC12均采用甚低噪声、高精度运算放大器0P27，其噪声小(4.5nV/ V Hz max at 1kHz)、转换速率快(可达2. 8V/μ S)、输入失调电压温漂小(达到
O.2μ V/°C);所述电子模拟开关SI和S2均采用高速电子模拟开关，功耗低，开关转换性能好。·[0040]本实用新型的工作原理及工作过程是陀螺角速率输入信号Ux-i η经过第一前置放大电路1-1进行放大后再连接到第二级放大电路和第三级放大电路进行信号放大，第二级放大电路和第三级放大电路受比较器COMPl控制决定分时工作状态，级联到第一积分电路上，经过第一同步相敏解调电路1-2解调的输出信号再连接到第一低通滤波电路1-3，然后再连接到第一陷波校正电路1-4，滤除载波信号和低频信号分量后再连接到第一功率放大电路1-5进行功率放大后输出角速率输出信号Ux-out。其中，第二级放大电路和第三级放大电路的分时工作状态是指，当第二级放大电路与第一积分电路级联时，第三级放大电路处于断开状态，当第三级放大电路与第一积分电路级联时，第二级放大电路处于断开状态。陀螺角速率输入信号Uy-i η经过第一前置放大电路2-1进行放大后再连接到第四级放大电路和第五级放大电路进行信号放大，第四级放大电路和第五级放大电路受比较器C0MP2控制决定分时工作状态，级联到第二积分电路上，经过第二同步相敏解调电路2-2解调的输出信号再连接到第二低通滤波电路2-3，然后再连接到第二陷波校正电路2-4，滤除载波信号和低频信号分量后再连接到第二功率放大电路2-5进行功率放大后输出角速率输出信号Uy-out。其中，第四级放大电路和第五级放大电路的分时工作状态是指，当第四级放大电路与第二积分电路级联时，第五级放大电路处于断开状态，当第五级放大电路与第二积分电路级联时，第四级放大电路处于断开状态。以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本实用新型技术方案的保护范围内。
权利要求1.一种陀螺双路伺服控制微电路,其特征在于包括集成在同一微电路模块上的第一路伺服控制电路和第二路伺服控制电路，所述第一路伺服控制电路由依次相接的第一前置放大电路(1-1)、第一同步相敏解调电路(1-2)、第一低通滤波电路(1-3)、第一陷波校正电路(1-4)和第一功率放大电路(1-5)构成，所述第二路伺服控制电路由依次相接的第二前置放大电路(2-1)、第二同步相敏解调电路(2-2)、第二低通滤波电路(2-3)、第二陷波校正电路(2-4)和第二功率放大电路(2-5)构成，所述第一同步相敏解调电路(1-2)和第二同步相敏解调电路(2-2)均与激磁信号源(3)输出的相敏解调基准信号JC相接。
2.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第一前置放大电路(1-1)由运算放大器IC1，电容Cl，以及电阻R1、R01和ROlf构成，所述电容Cl的一端为前置放大电路的输入端且与角速率输入信号Ux-in相接，所述电容Cl的另一端通过电阻Rl与所述运算放大器ICl的反向输入端相接，所述电阻ROlf的一端与所述运算放大器ICl的反相输入端相接，所述电阻ROlf的另一端与所述运算放大器ICl的输出端相接，所述运算放大器ICl的同相输入端通过电阻ROl接地；所述第一同步相敏解调电路(1-2)由比较器COMP1，运算放大器IC2-1，运算放大器IC2-2，运算放大器IC2-3，电容Cfl，电子模拟开关SI，以及电阻R2A、R2B、R3、R4和R2F构成，所述电阻R2A的一端和电阻R2B的一端均与运算放大器ICl的输出端相接，所述电阻R2A的另一端与运算放大器IC2-1的正向输入端相接，所述电阻R2B的另一端与运算放大器IC2-1的反向输入端、运算放大器IC2-2的反相输入端、电阻R3的一端和电阻R2F的一端相接，所述运算放大器IC2-2的正向输入端与电阻R4的一端相接，所述电阻R3的另一端和电阻R4的另一端均接地，所述运算放大器IC2-1的输出端与电子模拟开关SI的常闭端相接，所述运算放大器IC2-2的输出端与电子模拟开关SI的常开端相接，所述比较器COMPl的输出端、电容Cfl的一端和运算放大器IC2-3的反向输入端均与电子模拟开关SI的公共端相接，所述比较器COMPl的正向输入端和运算放大器IC2-3的正向输入端均接地，所述电容Cfl的另一端和电阻R2F的另一端均与所述运算放大器IC2-3的输出端相接且为所述第一同步相敏解调电路(1-2)的输出端。
3.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第一低通滤波电路(1-3)由运算放大器I C3和电容C2，以及电阻R6、R7、R8和R9构成；所述电阻R6的一端与所述第一同步相敏解调电路(1-2)的输出端相接，所述电阻R6的另一端与电容C2的一端和电阻R7的一端相接，所述电阻R7的另一端和电阻R9的一端均与所述运算放大器IC3的反向输入端相接，所述运算放大器IC3的正向输入端与所述电阻R8的一端相接，所述电容C2的另一端和电阻R8的另一端均接地，所述电阻R9的另一端与所述运算放大器IC3的输出端相接且为所述低通滤波电路的输出端。
4.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第一陷波校正电路(1-4)由运算放大器 IC4 和 IC5,电阻 R10、R11、R12、R13、R14、R15、R16、R17 和 R18,以及电容C3、C4、C5、C6、C7和C8构成，所述电阻RlO的一端与所述低通滤波电路的输出端相接，所述电阻RlO的另一端与电容C3的一端、电容C4的一端和电阻R12的一端相接，所述电阻R12的另一端与电阻R13的一端和电容C5的一端相接，所述电阻R13的另一端和电容C6的一端均与所述运算放大器I C4的正向输入端相接，所述运算放大器IC4的反向输入端与电阻R14的一端和电容C7的一端相接，所述电容C7的另一端、电阻R15的一端和电阻R16的一端均与所述运算放大器IC4的输出端相接,所述电容C4的另一端、电容C5的另一端、电容C6的另一端和电阻R15的另一端均与电阻Rll的一端相接，所述电阻R16的另一端、电阻R18的一端和电容CS的一端均与所述运算放大器IC5的反向输入端相接，所述运算放大器IC5的正向输入端与电阻R17的一端相接，所述电容C3的另一端、电阻Rll的另一端、电阻R14的另一端和电阻R17的另一端均接地，所述电阻R18的另一端和电容C8的另一端均与所述运算放大器IC5的输出端相接且为所述陷波校正电路的输出端。
5.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第一功率放大电路(1-5)由集成功率放大器IC6，电阻R19、R20和R21，以及电容C9和ClO构成；所述电阻R19的一端与所述陷波校正电路的输出端相接，所述电阻R19的另一端、电容C9的一端和电阻R20的一端均与所述集成功率放大器IC6的反向输入端相接，所述电阻R21的一端和电容ClO的一端与所述集成功率放大器IC6的正向输入端相接，所述电阻R21的另一端和电容ClO的另一端均接地，所述电容C9的另一端和电阻R20的另一端均与所述集成功率放大器IC6的输出端相接且为所述功率放大电路的输出端且输出角速率输出信号Ux-out。
6.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第二前置放大电路(2-1)由运算放大器I C7，电容Cl I，以及电阻R22、R02和R02f构成，所述电容Cl I的一端为前置放大电路的输入端且与角速率输入信号Ux-in相接，所述电容Cll的另一端通过电阻R22与所述运算放大器IC7的反向输入端相接，所述电阻R02f的一端与所述运算放大器IC7的反相输入端相接，所述电阻R02f的另一端与所述运算放大器IC7的输出端相接，所述运算放大器IC7的同相输入端通过电阻R02接地；所述第二同步相敏解调电路(2-2)由比较器C0MP2，运算放大器IC8-1，运算放大器IC8-2，运算放大器IC8-3，电容Cf 2，电子模拟开关S2，以及电阻R23A、R23B、R24、R25和R23F构成，所述电阻R23A的一端和电阻R23B的一端均与运算放大器IC7的输出端相接，所述电阻R23A的另一端与运算放大器IC8-1的正向输入端相接，所述电阻R23B的另一端与运算放大器IC8-1的反向输入端、运算放大器IC8-2的反相输入端、电阻R24的一端和电阻R23F的一端相接，所述运算放大器IC8-2的正向输入端与电阻R25的一端相接，所述电阻R24的另一端和电阻R25的另一端均接地，所述运算放大器IC8-1的输出端与电子模拟开关S2的常闭端相接，所述运算放大器IC8-2的输出端与电子模拟开关S2的常开端相接，所述比较器C0MP2的输出端、电容Cf2的一端和运算放大器IC8-3的反向输入端均与电子模拟开关S2的公共端相接，所述比较器C0MP2的正向输入端和运算放大器IC8-3的正向输入端均接地，所述电容Cf2的另一端和电阻R23F的另一端均与所述运算放大器IC8-3的输出端相接且为所述第二同步相敏解调电路(2-2)的输出端。
7.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第二低通滤波电路(2-3)由运算放大器IC9和电容C12，以及电阻R27、R28、R29和R30构成；所述电阻R27的一端与所述第二同步相敏解调电路(2-2)的输出端相接，所述电阻R27的另一端与电容C12的一端和电阻R28的一端相接，所述电阻R28的另一端和电阻R30的一端均与所述运算放大器IC9的反向输入端相接，所述运算放大器IC9的正向输入端与所述电阻R29的一端相接，所述电容C12的另一端和电阻R29的另一端均接地，所述电阻R30的另一端与所述运算放大器IC9的输出端相接且为所述低通滤波电路的输出端。
8.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第二陷波校正电路(2-4)由运算放大器 IClO 和 IC11,电阻 Ry31、R32、R33、R34、R35、R36、R37、R38 和 R39,以及电容C13、C14、C15、C16、C17和C18构成，所述电阻Ry31的一端与所述低通滤波电路的输出端相接，所述电阻Ry31的另一端与电容C13的一端、电容C14的一端和电阻R33的一端相接，所述电阻R33的另一端与电阻R34的一端和电容C15的一端相接，所述电阻R34的另一端和电容C16的一端均与所述运算放大器IClO的正向输入端相接，所述运算放大器IClO的反向输入端与电阻R35的一端和电容C17的一端相接，所述电容C17的另一端、电阻R36的一端和电阻R37的一端均与所述运算放大器IClO的输出端相接，所述电容C14的另一端、电容C15的另一端、电容C16的另一端和电阻R36的另一端均与电阻R32的一端相接，所述电阻R37的另一端、电阻R39的一端和电容C18的一端均与所述运算放大器ICll的反向输入端相接，所述运算放大器ICll的正向输入端与电阻R38的一端相接，所述电容C13的另一端、电阻R32的另一端、电阻R35的另一端和电阻R38的另一端均接地，所述电阻R39的另一端和电容C18的另一端均与所述运算放大器ICll的输出端相接且为所述陷波校正电路的输出端。
9.按照权利要求I所述的陀螺双路伺服控制微电路，其特征在于所述第二功率放大电路(2-5)由集成功率放大器IC12，电阻R40、R41和R42，以及电容C19和C20构成；所述电阻R40的一端与所述陷波校正电路的输出端相接，所述电阻R40的另一端、电容C19的一端和电阻R41的一端均与所述集成功率放大器IC12的反向输入端相接，所述电阻R42的一端和电容C20的一端与所述集成功率放大器IC12的正向输入端相接，所述电阻R42的另一端和电容C20的另一端均接地，所述电容C19的另一端和电阻R41的另一端均与所述集成功率放大器IC12的输出端相接且为所述功率放大电路的输出端且输出角速率输出信号Uy-OUt0
专利摘要本实用新型公开了一种陀螺双路伺服控制微电路，包括集成在同一微电路模块上的第一路伺服控制电路和第二路伺服控制电路，所述第一路伺服控制电路由依次相接的第一前置放大电路、第一同步相敏解调电路、第一低通滤波电路、第一陷波校正电路和第一功率放大电路构成，所述第二路伺服控制电路由依次相接的第二前置放大电路、第二同步相敏解调电路、第二低通滤波电路、第二陷波校正电路和第二功率放大电路构成，所述第一同步相敏解调电路和第二同步相敏解调电路均与激磁信号源输出的相敏解调基准信号JC相接。本实用新型集成度高，体积小，重量轻，结构设计合理，安装调试方便，功耗低，噪声小，精度高，实用性强，应用范围广。
文档编号G01C21/16GK202710072SQ20122039413
公开日2013年1月30日 申请日期2012年8月4日 优先权日2012年8月4日
发明者郭宏基, 王小雄, 张海丹 申请人:西安博航电子有限公司