专利名称：用于确定测量信号的值、尤其是持续时间的电路和方法
技术领域：
本发明涉及用于确定测量信号的值、尤其是测量信号的持续时间的电路和方法。
背景技术：
公知一种在传感器中通过频率测量进行的测量值确定，其具有的测量值分辨率 (Messwertauflosung)由计数时钟的频率以及测量信号的持续时间或测量信号状态 的持续时间确定。其中，计时器(kitgeber)借助于计数时钟的计数周期的持续时间确定 测量信号的持续时间。取决于此，计数结果的测量值分辨率的准确性被限制到计数时钟的 周期的持续时间。对于具有测量频率的尤其是周期性重复的测量信号，由计时器的频率或 计数时钟并且由测量时间或测量持续时间确定测量值分辨率。如果计时器或计数时钟以频 率IMHz工作并且应该实现14比特的分辨率，则测量持续1 μ sX214 = 16. 384ms0如果应当提高分辨率，则更长的测量时间是必需的或以更高时钟频率(Taktrate) 工作的计时器是必需的。但是，使用具有更高时钟频率的计时器又涉及到附加的电流消耗。
发明内容
本发明的任务在于提供一种电路和一种方法，其使得能够以简单的方式实现更高 的分辨率，其中尤其应当尽可能小地产生(ausfallen)电流消耗的增加。该任务通过具有权利要求1特征的用于确定测量信号的值、尤其是测量信号的持 续时间的电路以及通过具有权利要求12特征的用于确定测量信号的值、尤其是测量信号 的持续时间的方法来解决。具有传感器和这样的电路或过程的系统是独立有利的。有利的 实施方式在从属权利要求中给出。因此，一种用于确定测量信号的值、尤其是持续时间的电路是有利的，其中计时器 被构造或控制为在计数时钟的第一计数时钟状态变换时将控制信号至少施加到至少两个 延迟元件中第一延迟元件上。延迟元件被构造为产生在时间上相互不同延迟的比较信号 (Vergleichssignal) 0具有至少一个比较器(其中各自的第一比较器输入端被连接用于施 加这些不同延迟的比较信号之一，各自的第二比较器输入端被连接用于施加测量信号)的 电路的比较装置被构造或控制为根据相应施加的比较信号和测量信号分别确定比较结果， 其中比较结果的序列(Abfolge)构成测量信号的差值(Differenzwert)。这样的电路以简单的方式和方法使得能够确定在计数时钟周期内的时间范围中 在测量信号的一个状态的持续时间结束时出现的差值。其中，通过所使用的延迟元件或比 较结果的数量来得到精度分辨率(Genauigkeitsauflosung)。只使用两个延迟元件 就产生因子为2的精度提高，因为测量信号的一信号状态的结束可以以半个时钟周期被准 确地采集。使用三个延迟元件就使得能够实现直至三分之一时钟周期的精度，等等。因此， 自计数时钟的上一要计数的状态变换以来的测量信号的状态的至少能确定的测量频率或 持续时间是能简单确定的。部件(如计时器或延迟元件)“被构造或控制”这种表述应当被理解为这样的部件可以借助于纯硬件部件被构造，其中但是同样可以嵌入由相应控制的处理器实现的方案 或者由所述的硬件和软件、尤其固件构成的组合。因此，部件特征源自各自为构建这样的电 路而使用的技术。如果设置部件的控制，则有利地，相应的算法或相应的控制程序也被存储 在电路的存储区中，以便能够相应地控制部件。对于每个延迟元件分别具有一个比较器的比较装置是有利的，使得为这些比较器 中每一个都施加比较信号和各自的当前瞬时(momentan)测量信号。但是，与此等价地也能 构造这样的装置，其中单个比较器在时间上依次被施加以在时间上延迟的比较信号中的不 同比较信号，并且将其与测量信号的当前瞬时值比较。在这种情况下，有利地，在寄存器的 不同寄存位置中存储一个接一个的比较结果。但是，也可以在一个寄存器中存储不同的这 种比较器的不同比较结果。术语“差值”相应地是指测量信号的持续时间的值，其中在该持续时间上，测量信 号在时钟周期内且在分辨率精度的范畴内保持其状态。术语“计数时钟”是指根据一用于计数或确定测量信号的状态的持续时间的优选 应用被使用的时钟。但是，其不必是指独立的时钟。也可以使用在电路中本来存在的时钟 作为计数时钟。一种电路是优选地，在该电路中，用于施加控制信号的延迟元件的输入端与设置 在该延迟元件之前的延迟元件的用于输出比较信号作为控制信号的输出端由第二或其他 这样的延迟元件来连接在一起。因此，前面的延迟元件的比较信号作为后面连接的延迟元 件的控制信号。术语“连接”是指电路被构造为使得部件的输出端的值或状态直接地经由导线或 者间接地经由在可能的情况下设置在中间的部件而被施加给所涉及的另一部件的输入端。 尤其地，因此该术语可以被理解为将相应的输入端和输出端相互连接的导线。作为对此的替代或者还有与此相结合，在电路中，计时器的用于输出控制信号的 输出端也还至少与该第二延迟元件的输入端连接，并且延迟元件可以被构造或控制为通 过相互不同长的延迟持续时间来提供不同延迟的比较信号。可替换地，控制信号因此可 以还被施加到相互并联的延迟元件上，这些延迟元件尤其进行各自增长了所期望的商值 (Quotientenwert)的延迟。在这样的一种实施方式中，有利地，通过例如附加的二极管电 路(Diodenschaltimg)禁止不同延迟元件的输入端之间的电流流动，使得没有电流会从延 迟元件之一的电容器流入另一延迟元件。有利地，在这样的电路中，这些延迟元件的一部分包括运算放大器，该运算放大器 被构造或控制用于输出在具有与施加给延迟元件的控制信号或比较信号的值或状态相同 的值或状态的延迟元件的输出端处的延迟信号。有利地，延迟元件可以被构造为所有延迟 元件都是一样的，并且导致在输出由其生成的比较信号之前相同长的延迟。计时器有利地可以被构造或控制为在计数时钟的边沿切换(Flankenwechsel)时 提供具有第一特定状态的控制信号，并且包括用于输出该控制信号的输出端，该输出端至 少连接到这些延迟元件中的第一延迟元件。尤其地，第一特定状态因此涉及不等于零的能 固定预给定的电压值，该电压值使得能够实现后面连接的延迟元件的电容部件、尤其是电 容器的连续均勻的充电。这样一种电路是有利的，其中计时器被构造或控制为在计数时钟的再一个边沿切换之前提供具有第二状态的控制信号，并且包括用于输出该控制信号的一个/所述输出 端，该输出端至少连接到这些延迟元件中第一延迟元件。尤其地，尤其也是固定指定的第二 状态涉及等于零的电压值。因此，在此重要的是，控制信号的第一状态在自开头的边沿切换 以来经过计数时钟的一个周期之前结束。在开头的是下降沿的情况下，相应地，这是计数时 钟的下一下降沿之前的时间点。在这样的电路中，计时器优选被构造或控制为在返回(Riickschalt)时刻提供具 有第二状态的控制信号，该返回时刻小于计数时钟的时钟周期并且大于预给定的分母和等 于该分母减1的分子值的商，其中分母等于延迟元件的数量或者比较器的数量或者比较结 果的数量。通过这样的电路或相应的方法，能够以简单的方式方法将差值确定的精度与延 迟元件或延迟信号的数量联系起来。有利地，在这样的一个电路中，延迟元件配备有电阻-电容网络，输出控制信号的 计时器的输出端或输出其比较信号的在前的延迟元件的输出端连接到该电阻-电容网络。 根据一种具有串联连接的多个延迟元件的实施方式，因此在这些延迟元件中的第一延迟元 件处施加计时器的控制信号，而在后面的延迟元件处分别施加前一延迟元件的延迟信号作 为其控制信号。在可能的情况下，根据施加给后面的延迟元件的控制信号或延迟信号的值 或强度，电阻-电容网络的电阻和电容的比例的附加放大或相称的设计是有利的。根据具有相互并联连接的延迟元件的一种实施方式，为这些延迟元件中的每一个 施加计时器的控制信号作为输入信号。其中，延迟元件优选配备有门电路(Gatter)，该门电 路被构造为导致在这样一个时刻输出比较信号，即在该时刻，电阻-电容网络的部件已经 达到了预定达到的电压值。这样的门电路尤其可以构造在连接在电阻-电容网络后面的运 算放大器中。可选地，也可以构造所谓的施密特触发器，其优选作为运算放大器在预给定的 电容值已经达到、并因此在输出比较信号之前的延迟的持续时间已经经过的情况下输出特 定的比较信号。尤其地，在这样一种电路中，至少一个复位开关是可控的(schaltbar)，以在计数 时钟的一个周期的最后的计数时钟状态切换或者取决于此的计数时钟状态切换信号时，将 电阻-电容网络、尤其是其中的电容器清除(loschen ),尤其是将其置于地线接头上。寄存器可以包括多个寄存位置，这些寄存位置被连接用于容纳比较器的比较结^ ο相应地，一种用于确定测量信号的值、尤其是持续时间的方法是有利的，其中在计 数时钟的第一计数时钟状态切换时提供控制信号，基于该控制信号生成在时间上相互不同 延迟的比较信号，这些不同延迟的比较信号中的每一个与当前瞬时施加的测量信号比较， 并且确定数量对应于比较信号数量的比较结果作为该比较的结果，其中比较结果的序列构 成测量信号的差值。尤其地，控制信号至少被施加在至少两个延迟元件中第一延迟元件上。根据该方法有利的是，在按照计数时钟的周期的最后一个计数时钟状态切换或取 决于此的计数时钟状态切换信号时，这些比较结果作为要确定的差值被读出，并且延迟元 件的存储这些比较结果的寄存器和电阻-电容网络被清除。这样提供的差值优选地被加到测量信号的整数计数值上，其中该计数值对应于在 确定差值的计数时钟之前所计数的计数时钟周期的整数数量。因此提供了这样一个计数值，该计数值不仅对应于整数数量的被计数时钟，而且还对应于在最后一个整数计数值后面的时钟的另外确定的份额值(Anteilswert)。尤其地， 等效于将差值加到启动该方法的边沿的计数时钟的计数值上，从在差值确定的计数时钟结 束后的计数时钟的计数值中减去以下数值，即该数值是1减去该差值。相应地，一种具有带有输出测量信号、尤其是测量频率的测量值采集元件的传感 器并且具有根据前一权利要求的用于确定测量信号的持续时间或值的电路的系统是独立 有利的。其中具有传感器和相应电路的系统是特别有利的。其中，该电路可以已经在传感 器本身的控制�？橹卸患稍诖衅髦�。但是，多部件的系统在原理上也是可能的，在多 部件的系统中，由传感器提供的信号在与其分离的分析装置中被接收和分析。在这样的情 况下，该电路被设置在单独的装置中。因此，提供了一种电路和方法，其通过在定时器状态(Timer-Stande )或时钟 周期的持续时间之间缩放(zoomen)而以简单的方式方法在不改变测量时间或测量持续时 间的情况下并且在相同时钟频率的情况下导致分辨率提高。其中例如，选择测量频率或测 量信号从高到低的边沿状态切换作为转换标准(khaltkriterium)。但是不知道准确地在 什么时刻，测量频率或测量信号的状态在时钟周期内实际上从高状态切换到低状态。但是， 通过根据电路的尤其是由电阻-电容网络和比较器构成的附加硬件，可以确定差值形式的 过去值(Vergangenheitswert)。除了所计数的计数时钟的数量的整数值之外，其在测量信 号从高状态切换到低状态之后被读出。通过这样的装置，因此如果设置四个延迟元件和比 较器，则实现了分辨率从14比特提高到16比特。通过使用进一步的门电路，在测量时间相 同的情况下可以进一步分解(auflosen )该范围。有利地，计时器的边沿在一系列电阻-电容网络上被给出。由此产生延迟后的信 号。这些信号在比较器上被给出，该比较器将其信号转发到寄存器。取决于测量信号在什 么时刻具有其边沿切换，在寄存器中产生更精细的分辨率。这样的电路和这样的方法使得能够以简单的方法和方式采集测量信号(ms)的状 态切换(尤其是从高状态向低状态的切换)作为测量信号转换标准，并且采集计数时钟 (elk)的状态切换(尤其是从高状态向低状态的切换)作为计数时钟转换标准。但是，通过电路装置和方法的相应变形，也可以使用从低状态向高状态的状态切 换作为转换标准。
下面借助于附图更加详细地一个实施例。图1示意性地示出了信号变化过程以及用于分析信号变化过程的优选部件，并且图2示出了根据图的电路装置的状态和不同信号的在时间上绘制的信号变化过程。
具体实施例方式图1在上面部分中示出了在前进变化的时间t上绘制的测量信号mf的示例性信 号变化曲线。此外，在时间t上还绘制了计数时钟elk，其在一优选电路装置中以能抽接的 方式被提供或者由电路生成。借助于计数时钟elk，应当确定测量信号mf的持续时间或者
测量频率。
对于示例性显示的情形假定，通过测量信号mf从第一状态到第二状态的测量信 号mf的下降沿，自从该测量信号的该状态开始以来，测量信号mf或测量频率的15999个整 数计数值xO经过了。但是，测量信号mf的结束或其从高状态向低状态切换的边沿为了该 整数计数值xO和下一整数计数值xO之间，从而确定精度因此只能在计数时钟elk的计数 周期的精度范围内确定。在图1的下面部分中示出了用于确定差值Xl的一个示例性电路 装置，其使得能够更准确地确定跟在最后一个整数计数值xO后面的计数时钟elk的时钟周 期内测量信号mf的边沿下降的时间点。该电路装置包括计时器T，其被连接或控制为在采集到计数时钟的时钟周期时总 是输出计数时钟状态切换信号f。用于触发计数时钟状态切换信号f的当前示例性边沿例 如是计数时钟elk的从状态“高” H向状态“低” L下降的边沿。根据所示的第一优选实施方式，控制信号SO被施加给一组串联连接的延迟元件 Gl、G2、G3、G4中的第一延迟元件Gl。延迟元件Gl导致相对于施加控制信号sO的时刻延 迟地输出第一比较信号si。第一比较信号Sl作为控制信号既施加给这些延迟元件中的第二延迟元件G2，也 施加给第一比较仪(Vergleicher)或比较器Kl的输入端。以相同的方式，由第二延迟元件 G2相对于控制或比较信号si在其输入端的施加在时间上延迟地通过其输出端输出在时间 上延迟的第二比较信号s2。第二比较信号s2相应地被施加在另一比较器K2的输入端上， 并且附加地也施加在这些延迟元件中第三延迟元件G3的输入端上。第三延迟元件G3以 相同的方式生成在时间上延迟的第三比较信号s3，该第三比较信号又被施加给第三比较器 K3和这些延迟元件中的第四延迟元件G4。由第四延迟元件G4生成的第四比较信号s4只 被施加给再进一步的比较器K4。比较器Kl至K4因此在其各自的第一输出端上时间延迟地被施加以比较信号si 至s4。在第二输入端上，比较器Kl至K4分别经由测量信号线ML被施加以当前瞬时测量信 号mf。比较器Kl至K4优选被构造为施密特触发器并且输出各自的比较结果Vl至v4。在该优选实施方式中，在不仅所施加的比较信号Sl至s4、而且当前瞬时施加的测 量信号mf都处于状态“高”时总是输出高状态或数值1作为比较结果Vl至v4。否则，状态 值“低”或数值0被输出作为比较结果。因此，只要测量信号mf处于高状态中，比较结果Vl 至v3就处于高状态中。在测量信号mf切换到低状态中之后，比较结果v4被置于低状态中 或置于数值0。优选地，比较器Kl至K4的比较结果被存储在寄存器的寄存位置中。对于该示例 性情形，寄存位置最后在计数时钟elk的时钟周期结束时具有数值R= 1、1、1、0。因为计数 时钟elk的时钟周期通过这样的具有例如四个延迟元件Gl至G4的装置被四次地划分，所 以每个寄存器的值对应于一个时钟周期的持续时间的四分之一。对于该示例性情形，这意味着测量信号mf的持续时间比触发该研究的计数时钟 状态切换的时间点t(f)长3乘以0. 21，即长0. 75，其中在计数时钟状态切换的时间点时输 出计数时钟状态切换信号f。因此得到整数计数值xO和能如此从寄存器中读出的差值xl之 和作为测量信号或其持续时间的能累加的(aufaddierbar)值x，使得下式成立x = xO+xl =15999.75。在数字表示中，在使用四个延迟元件的情况下这对应于分辨率从14比特提高到16比特。为了进一步地提高分辨率，可以一个接一个地连接更多的这种延迟元件。通过计数时钟的下一下降沿或者通过生成下一计数时钟状态切换信号f，寄存器 R被读取和清除，使得在所有寄存位置是初始值0。此外，通过施加计数时钟状态切换信号 f，借助于至少一个复位开关S、优选借助于对于每个延迟元件Gl至G4有一个复位开关S， 电容性部件被清除，尤其是被置于地电势。电容性部件例如被构造为电容器Cl至C4，并且电阻-电容网络R1、C1 ；R2、C2 ；R3、 C3 ；R4、C4的组件分别具有至少一个欧姆部件(例如电阻Rl至R4)以及电容器Cl至C4形 式的电容性部件。分别为延迟元件Gl至G4的电阻-电容网络Rl、Cl ；R2、C2 ；R3、C3 ；R4、 C4施加控制信号，即在第一情形下是计时器T的控制信号sO或/及在其他延迟元件G2至 G4的情形下是前面连接的延迟元件Gl至G3的比较信号si至S3。其中，例如将相应的控 制或比较信号sO至s3分别施加到电阻部件的相应输入端，而电阻部件的输出既施加到电 容性部件上，而且也施加到放大器V (尤其是运算放大器)的输入端上。电容性部件的第二 输入端位于地线接头上。相应的复位开关S设置地线接头以置于电容性部件和欧姆部件之 间的连接点上。放大器用于放大在电容性部件中产生的电压值以及输出相应的比较信号Sl至 s4。其中，放大器V还可以包括门电路，该门电路在放大器的输入端处施加以电容性 部件的充分提高的电压值时才输出相应的比较信号。由此可以串联连接优选相同构造的延 迟元件。此外，还可以使用相同构造的比较器Kl至K4。替换性的实施方式在原理上也是行得通的。在比较信号Sl至s4连续地根据电容 性参数的当前瞬时控制值而被输出的情况下，部件Kl至K4相应地被连接为使得在超过预 给定的电压值时执行与当前瞬时施加的测量信号mf的比较。于是例如还要考虑连续的延 迟元件的比较信号分别以更小的电压值被输出。图2示出了借助于图1描述的各个信号的在时间t上绘制的状态。在最上面一行中示出了以在计数时钟状态切换的第一时间点t(f)时的第一下降 沿开始、并且以后一计数时钟状态切换的时间点t(f)结束的计数时钟elk的一个周期。在 这些时间点时分别输出计数时钟状态切换信号f。因此示出了计数时钟elk的以计数时钟 elk的整数计数值X015999开始、且以计数时钟elk的整数计数值x016000结束的片段。在第二行中示出了由计时器T输出的控制信号sO。控制信号sO分别通过计数时 钟状态切换信号f的施加或生成或者时间点而从低状态切换到高状态。控制信号sO优选 地以第一特定状态被提供。控制信号sO的第一特定状态的持续时间取决于延迟元件Gl至G4的数量。在任 何情况下，它都比计数时钟elk的一个完整时钟周期短。此外，控制信号sO比预给定的分 母η和分子值的商更大或更长，其中分母η等于延迟元件Gl至G4的数量或者比较器Kl至 Κ4的数量或者比较结果Vl至ν4的数量。因此可以根据t(fe) = t(f) + (n-l)/n来确定控 制信号sO优选切换到另一第二特定状态的返回时间点t(fe)，尤其是从状态“高”切换到状 态“低”或者从状态“ 1，，切换到状态“0”。在第三行中示出了第一比较信号Sl随时间的变化，第一比较信号优选地也在低 状态和高状态或者在状态“0”和“1”之间切换。第一比较信号Sl的上升沿取决于第一延迟元件Gl中电阻-电容网络Rl、Cl的充电曲线。该电阻-电容网络被确定尺寸或构造为 使得第一比较信号si的上升沿尽可能靠近地位于计数时钟elk的周期的四分之一的时间 点之前。利用下一计数时钟状态切换信号f或者在下一计数时钟状态切换时间点t(f)时 复位到第一比较信号si的低状态。在接下来的行中示出了三个其他比较信号s2至s4的状态，这些比较信号以与第 一比较信号si相当的方式方法被生成。但是，上升沿分别在时间上延迟对应于计数时钟 elk的时钟周期的四分之一的时间。此外，通过垂直线示出了测量信号mf的状态切换或边沿的时间点。该时间点例 如位于计数时钟elk的时钟周期的最后四分之一的时间范围内。由此，对于前三个比较信 号si至s3和测量信号mf分别得到高状态中的信号状态，这对于其比较结果Vl至v3分别 对应于数值“1”，该数值被写入寄存器R的前三个寄存位置中。在第四比较信号s4的状态 “高”或“ 1，，的持续时间期间，但是测量信号mf的状态处于状态“低”中，从而第四比较器K4 中的比较结果v4导致数值0，该数值被写入到寄存器R的第四寄存位置中。因此，根据电路装置和方法的基本思想生成延迟信号，该延迟信号就其状态与测 量信号的值进行比较，以便从而更精细地划分计数时钟elk的时钟周期的持续时间。为了 实现该目标，还可以执行对示例性给出的电路装置和方法的基本修改。例如，根据一种未示出的替换实施方式，四个延迟元件Gl至G4不是串联连接的， 而是相互并联连接的。在这样的并联连接的情况下，控制信号sO被施加给每个这样并联连 接的延迟元件的输入端。有利地，通过附加的二极管来防止电流从一个这样的延迟元件的 电容性部件回流到另一延迟元件中。根据另一替换实施方式，例如可以使用单个比较器，而不是使用多个比较器Kl至 K4。为了转换，于是，不同延迟元件Gl至G4的输出在时间上相互偏移地被施加到这一个比较器。当然也可以选择与清除相关的其他时间变化曲线。尤其有利地，也可以在紧邻计 数时钟的状态切换的时间点地在计数时钟的状态切换的时间点之前执行各个延迟元件的 电阻-电容网络的清除以及寄存器R的读取和清除。附图标记列表elk 计数时钟Cl至C4电容器f计数时钟状态切换信号Gl至G4延迟元件H信号或值的状态“高”Kl至K4比较器L信号或值的状态“低”ML测量信号线ms测量信号η分母，等于延迟元件的数量R寄存器sO控制信号
si至s4比较信号Rl 至 R4 电阻S 复位开关t前进变化的时间t(f)计数时钟状态切换的时间点t(fe)返回时间点T计时器Vl至v4比较结果V放大器χ测量信号或测量频率的值x0测量信号或测量频率的整数计数值Xl测量信号或测量频率的差值
1权利要求
1.一种用于确定测量信号的值、尤其是测量信号的持续时间的电路，其中计时器(T)被构造或控制为在计数时钟(Clk)的第一计数时钟状态切换时将控制信号 (s0)至少施加到至少两个延迟元件(Gl，G2，G3，G4)中的第一延迟元件；所述延迟元件(Gl，G2，G3，G4)被构造或控制为生成在时间上相互不同地被延迟的比 较信号(sl，s2, s3, s4)；并且具有至少一个比较器(Kl，K2，K3，K4)的比较装置被构造或控制为分别根据各自被施 加的比较信号(sl ；s2 ；s3 ；s4)和测量信号(ms)确定比较结果(vl, v2, v3, v4)，其中所述 比较器各自的第一比较器输入端被连接以施加所述不同地被延迟的比较信号(sl ；s2 ；s3 ； s4)之一；其中所述比较结果(vl，v2，v3，v4)的序列构成所述测量信号(ms)的差值(xl)。
2.根据权利要求1所述的电路，其中用于施加所述控制信号的输入端由第二延迟元件 或另一这样的延迟元件(G2 ；G3 ；G4)连接到设置在该延迟元件(G2 ；G3 ；G4)前面的延迟元 件(Gl ；G2 ；G3)的用于输出比较信号(sl，s2, s3)作为控制信号(sl, s2, s3)的输出端。
3.根据权利要求1所述的电路，其中所述计时器(T)的用于输出所述控制信号(sO)的 输出端还连接到所述延迟元件中至少所述第二延迟元件(G2 ；G3 ；G4)的输入端，并且所述 延迟元件(Gl，G2，G3，G4)被构造或控制为通过长度相互不同的延迟持续时间提供被不同 延迟的比较信号(sl，s2，s3，s4)。
4.根据前述权利要求之一所述的电路，其中所述延迟元件(G1，G2，G3，G4)中至少一部 分包括运算放大器，所述运算放大器被构造或控制用于在所具有的值或状态与施加给所述 延迟元件(Gl，G2，G3，G4)的控制信号(sO)或比较信号(sl，s2, s3)的值或状态相同的延 迟元件(G1，G2，G3，G4)的输出端处输出所述延迟信号。
5.根据前述权利要求之一所述的电路，其中所述计时器(T)被构造或控制为在所述计 数时钟(elk)的边沿切换时提供具有第一特定状态的所述控制信号(sO)，并且包括至少连 接到所述延迟元件中所述第一延迟元件(Gl)的用于输出这个控制信号(sO)的输出端。
6.根据前述权利要求之一所述的电路，其中所述计时器(T)被构造或控制为在所述计 数时钟(elk)的再下一个边沿切换之前提供具有第二状态的所述控制信号(sO)，并且具有 至少连接到所述延迟元件中所述第一延迟元件的用于输出这个控制信号(sO)的输出端。
7.根据权利要求6所述的电路，其中所述计时器(T)被构造或控制为在返回时间点 (t(fe))提供具有所述第二状态的所述控制信号(sO)，所述返回时间点小于所述计数时钟 (elk)的一个时钟周期并且大于预给定的分母(η)与等于所述分母减1的分子值(η-1)的 商，其中所述分母(η)等于所述延迟元件(Gl至G4)的数量或者所述比较器(Κ1，Κ2，Κ3，Κ4) 的数量或所述比较结果(vl, v2, v3, v4)的数量。
8.根据前述权利要求之一所述的电路，其中所述延迟元件(Gl，G2，G3，G4)具有电 阻-电容网络(Rl，Cl ；R2, C2 ；R3, C3 ；R4, C4)，其中输出所述控制信号(sO)的所述计时器 (T)的输出端或输出其比较信号(sl，s2，s3)的前一延迟元件(G1，G2，G3)的输出端连接到 所述电阻-电容网络。
9.根据权利要求8所述的电路，其中所述延迟元件(G1，G2，G3，G4)具有门电路，所述 门电路被构造为在所述电阻-电容网络(Rl, C2 ；R2, C2 ；R3, C3 ；R4, C4)的电容性部件达到 预定达到的电压值的时间点导致输出所述比较信号(sl，s2, s3, s4)。
10.根据权利要求9或10所述的电路，其中至少一个复位开关(S)是可控的，以在所述 计数时钟(elk)的一个周期的最后一个计数时钟状态切换或取决于此的计数时钟状态切 换信号(f)时将所述电阻-电容网络(R1，C2 ；R2，C2 ；R3，C3 ；R4，C4)、尤其是所述电阻-电 容网络中的电容器(Cl，C2，C3，C4)清除，尤其是将其置于地线接头上。
11.根据前述权利要求之一所述的电路，包括具有寄存位置的寄存器(R)，这些寄存位 置被连接以容纳所述比较器(Kl至K4)的比较结果。
12.一种用于确定测量信号(ms)的值(χ)、尤其是持续时间的方法，其中在计数时钟(elk)的第一计数时钟状态切换时提供控制信号(sO)；基于所述控制信号(sO)生成在时间上相互不同地被延迟的比较信号(sl，s2，s3，s4)；将所述不同地延迟的比较信号(sl，s2, s3, s4)中的每一个与当前瞬时施加的测量信 号(ms)比较，并且确定数量对应于所述比较信号(sl，s2，s3，s4)数量的比较结果(vl，v2， v3, v4)作为比较的结果；其中所述比较结果(vl，v2，v3，v4)的序列构成所述测量信号(ms)的差值(xl)。
13.根据权利要求12所述的方法，其中在根据所述计数时钟(elk)的周期的最后一个 计数时钟状态切换或取决于此的计数时钟状态切换信号(f)时读出所述比较结果(vl，v2， v3, v4)作为要确定的差值(xl)，并且清除所述延迟元件(Gl，G2，G3，G4)的电阻-电容网 络(Rl, Cl ；R2, C2 ；R3, C3 ；R4, C4)和存储所述比较结果(vl，v2, v3, v4)的寄存器(R)。
14.根据权利要求12或13所述的方法，其中这样提供的差值(xl)被加到所述测量信 号(ms)的整数计数值(xO)，其中所述计数值(xO)对应于在确定所述差值的计数时钟之前 所计数的所述计数时钟(elk)的周期的整数数量。
15.一种具有传感器、并且具有根据前述权利要求之一所述的用于确定测量值(ms)的 持续时间或值U)的电路的系统，其中所述传感器具有输出测量信号(ms)、尤其是测量频 率(ms)的测量值采集部件。
全文摘要
本发明涉及确定测量信号的值、尤其是持续时间的方法和电路，计时器构造为在计数时钟的第一计数时钟状态切换时将控制信号至少施加到至少两个延迟元件中第一延迟元件；延迟元件构造为生成时间上相互不同延迟的比较信号；具有至少一个具有用于施加不同延迟的比较信号和当前瞬时测量信号的比较器输入端的比较器的比较装置构造为分别根据各自被施加的比较信号和测量信号确定比较结果；比较结果的序列构成测量信号的差值。
文档编号G01D1/04GK102080970SQ20101051468
公开日2011年6月1日 申请日期2010年10月21日 优先权日2009年12月1日
发明者M·梅勒特 申请人:Vega格里沙贝两合公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
