亚星游戏官网-www.yaxin868.com

专利名称：印刷电路板测试辅助设备和印刷电路板测试辅助方法
技术领域：
这里讨 论的实施例涉及印刷电路板测试辅助设备、印刷电路板测试辅助方法和计 算机可读信息记录介质。
背景技术：
对于用于电子设备的印刷电路板来说，高密度安装(其中要安装的电子器件的数 目增大)已得到发展，且印刷电路板被微型化，等等。随着高密度安装的进步，电流的路径已变得复杂，因而布线中的阻抗失配或串扰 (crosstalk)的问题等等变得很容易发生。因此，对于这种高密度安装的印刷电路板，需要 更先进的电路设计。对于这种其上执行高密度安装的印刷电路板，可以执行确认布线结构的工作。然 而，由于工作量很大，因此已提出了辅助设计者的各种设备。例如，已提出了一种计算适当 的布线结构的设备、一种具有要用于测量的布线图案(wiring pattern)的印刷电路板，等寸。[专利文献1]日本早期公开专利申请No.2001-331539[专利文献2]日本早期公开专利申请No.2001-217508在上述高密度安装中，用于确认印刷电路板上的布线结构等的工作量进一步变 大，并且成本和时间因此变得相当可观。因此，在制造了印刷电路板之后，可能难以对所有 布线执行测试以实际证明印刷电路板和设计数据之间的匹配。然而，还未提出一种高效地辅助将在制造了高密度安装印刷电路板之后执行的实 际测量测试的设备。

发明内容
因此，这些实施例的一个目的是提供一种印刷电路板测试辅助设备、印刷电路板 测试辅助方法和计算机可读信息记录介质，其用于高效地辅助将在制造了高密度安装印刷 电路板之后执行的实际测量测试。本公开的一个实施例是一种辅助形成在印刷电路板中的布线图案的测试的印刷 电路板测试辅助设备。该印刷电路板测试辅助设备包括第一数据库，该第一数据库以使得 指示出布线图案的属性和位置的属性信息和位置信息与布线图案相关联的方式，存储属性 信息和位置信息；第二数据库，该第二数据库存储位置信息和尺寸信息，该位置信息和尺寸 信息指示出存在于设在印刷电路板中的实心图案(solid pattern)中的图案移除区域的位 置和尺寸；第三数据库，该第三数据库存储劣化程度信息，该劣化程度信息指示出相对于布 线图案和图案移除区域之间的位置关系以及图案移除区域的尺寸的、布线图案中的信号特 性的劣化程度；输入部分，该输入部分用来输入布线图案的属性信息；劣化程度处理部分， 该劣化程度处理部分基于与输入到输入部分的属性信息相对应的布线图案的位置信息、图 案移除区域的位置信息和尺寸信息、以及劣化程度信息，来获得与输入到输入部分的属性信息相对应的布线图案中的信号特性的劣化程度；以及提取处理部分，该提取处理部分从 已被劣化程度处理部分获得了劣化程度的布线图案中提取劣化程度等于或大于预定程度 的布线图案以用于实际测量测试。


图1图示出应用了实施例1中的印刷电路板测试辅助设备的计算机系统的立体 图；图2图示了粗略图示计算机系统10的主体部分(body part) 11的配置的框图；图3A和3B图示了利用实施例1的印刷电路板测试辅助设备对其执行计算以辅助 印刷电路板的测试的电子设备，其中图3A图示了电子设备的立体透视图，图3B图示了电子 设备中包括的印刷电路板；图4图示了利用实施例1中的印刷电路板测试辅助设备对其执行计算以辅助印刷 电路板的测试的印刷电路板的结构的立体分解图；图5A至5C图示了实施例1中的印刷电路板测试辅助设备所使用的CAD数据的一 个示例；图6图示了实施例1中的印刷电路板测试辅助设备的功能框图；图7图示了在实施例1的印刷电路板测试辅助设备中布线图案和实心图案(solid pattern)移除区域之间的位置关系的分类结果的一个示例；图8图示了存储在实施例1的印刷电路板测试辅助设备的数据库20中的特性阻 抗增大特性；图9图示了在实施例1的印刷电路板测试辅助设备中对其计算特性阻抗劣化程度 的宽度方向上的范围；图10图示了在实施例1的印刷电路板测试辅助设备中存在于对其计算特性阻抗 劣化程度的范围中的实心图案移除区域的面积计算方法；图11以表格形式图示了图10的判定结果；图12图示了受图10中所示的实心图案移除区域影响的布线图案的特性阻抗；图13图示了在实施例1的印刷电路板测试辅助设备中用于辅助印刷电路板的测 试的计算处理的流程图；图14A和14B图示了实施例1的印刷电路板测试辅助设备中的分级结果和提取结 果；图15图示了这样一种状态其中针对在实施例1的印刷电路板测试辅助设备中连 接到被确定为具有高特性阻抗劣化程度的No. 3、No. 1和No. 5的布线图案6的信号过孔9A 以及最近的GND过孔9B设置了通过丝网印刷形成的标记；图16A和16B图示了在实施例1的印刷电路板测试辅助设备中计算实心图案移除 区域8的面积的另一种方法；图17A和17B图示了在实施例1的印刷电路板测试辅助设备中从测量点到实心图 案移除区域8的信号传播时间的计算方法；图18图示了布线图案6B、6C和实心图案移除区域8A之间的位置关系的一个示例 的立体图19以平面图方式图示了图18中所示的布线图案6B、6C和实心图案移除区域8A 之间的位置关系；图20图示了实施例2中的印刷电路板测试辅助设备的功能框图；图21图示了在实施 例2的印刷电路板测试辅助设备中用于计算串扰区域的每单 位面积的串扰强度的每单位面积噪声的表格；图22图示了在实施例2的印刷电路板测试辅助设备中用于计算串扰强度的校正 系数的表格；图23图示了在实施例2的印刷电路板测试辅助设备中用于计算串扰强度的串扰 区域的面积计算方法；图24以表格形式图示了图23的判定结果以及布线图案之间的距离的提取结果； 以及图25A和25B图示了在实施例3的印刷电路板测试辅助设备中计算串扰强度时的 分级结果和提取结果。
具体实施例方式下面，将描述应用了根据本发明的印刷电路板测试辅助设备、印刷电路板测试辅 助方法和计算机可读信息记录介质的实施例。[实施例1]图1图示出应用了实施例1中的印刷电路板测试辅助设备的计算机系统的立体 图。图1中所示的计算机系统10包括主体部分11、显示器12、键盘13、鼠标14和调制解调 器15。主体部分11内置有CPU(中央处理单元)、HDD(硬盘驱动器)、盘驱动器等等。显 示器12充当显示部分，其响应于主体部分11给出的指令而在显示屏12A上显示分析结果 等等。显示器12例如可以是液晶显示监视器。键盘13充当用于将各类信息输入到计算机 系统10的输入部分。鼠标14充当用于在显示器12的显示屏12A上指定任意位置的输入 部分。调制解调器15用于访问外部数据库等，并下载存储在另一计算机系统中的程序等。用于使得计算机系统10具有辅助印刷电路板的测试的功能的印刷电路板测试辅 助程序(印刷电路板测试辅助程序软件或工具)被存储在诸如盘17等的便携式记录介质 中，或者被利用诸如调制解调器15之类的通信装置从另一计算机系统的记录介质16下载， 并因而被输入到计算机系统10并被编译。印刷电路板测试辅助程序使得计算机系统10(即，后面将描述的CPU 21)作为印 刷电路板测试辅助设备而操作，该印刷电路板测试辅助设备具有辅助印刷电路板的测试的 功能。印刷电路板测试辅助程序例如可以存储在诸如盘17之类的计算机可读信息记录介 质中。计算机可读信息记录介质并不限于诸如盘17之类的便携式记录介质、IC卡存储器、 诸如软盘(floppy，注册商标)之类的磁盘、磁光盘、CD-ROM等等，而是可以是各种类型的记 录介质中的任何一种，从经由调制解调器15或用于LAN等的通信装置连接的计算机系统可 以对所述各种类型的记录介质进行访问。图2是粗略图示出计算机系统10的主体部分11中的配置的框图。主体部分11 包括处理器(CPU) 21、包括RAM、R0M等的存储器部分22、用于盘17的盘驱动器23以及硬盘驱动器(HDD) 24，它们利用总线20连接在一起。在实施例1中，显示器12、键盘13和鼠标 14利用总线20与CPU 21相连。然而，这些部分可以直接与CPU 21相连。可替代地，显示 器12可以利用处理输入/输出图像数据的已知图形接口(未示出)与CPU 21相连。
在计算机系统10中，键盘13和鼠标14充当印刷电路板测试辅助设备的输入部 分。显示器12充当印刷电路板测试辅助设备的显示部分，其在显示屏12A上显示由印刷电 路板测试辅助功能获得的计算结果。CPU 21至少充当劣化程度处理部分和提取处理部分， 劣化程度处理部分基于存储在第一数据库中的布线图案的属性信息和位置信息以及存储 在第二数据库中的图案移除区域的位置信息来获得布线图案中的信号特性的劣化程度，提 取处理部分从多个布线图案(这些布线图案的劣化程度已由劣化程度处理部分获得)中提 取劣化程度等于或大于预定程度的布线图案。计算机系统10并不限于具有图1和2中所示的配置，而是可以添加各种已知装 置，或者可以替代使用。图3A、3B图示了在实施例1的印刷电路板测试辅助设备中对其执行用于辅助印刷 电路板的测试的的计算的电子设备。图3A图示了电子设备的立体透视图，图3B图示了电 子设备中包括的印刷电路板。在实施例1中，作为电子设备的一个示例，示出了蜂窝电话终 端1。如图3A所示，显示部分3和操作部分4被设在蜂窝电话终端1的外壳2的外表面 上。在外壳2的内部，如虚线所示容纳了印刷电路板5。外壳2由树脂或金属制成，并且具有用于设置显示部分3和操作部分4的开口。显 示部分3例如可以是液晶显示面板，其具有显示字符、数字、图像等的功能。操作部分4包 括用于选择蜂窝电话终端1的功能的各种选择键以及0-9数字键。注意，蜂窝电话终端1 可包括诸如近场通信装置(红外线通信装置、用于电子货币等的通信装置)或相机之类的 辅助设备。图3B中所示的印刷电路板5例如由FR4(玻璃构造基底环氧树脂)基板制成，并 且作为对铜箔进行图案化的结果，在表面5A上形成有布线图案6。布线图案6充当用于传 输各种信号(用于驱动电子设备)的传输路径。布线图案6因而例如是利用使用抗蚀剂的 刻蚀处理来图案化的。具有利用蜂窝电话终端1执行的通信功能的IC(集成电路)、存储你器等等电连接 至IJ布线图案6，所述通信功能例如是电话会话、电子邮件、因特网等。在用作印刷电路板5的FR4基板中，一般而言，层压了多个绝缘层，并且在层压结 构的最上层表面上和层压结构的最下层表面上的各个绝缘层之间(层间)设置了图案化的 铜箔。因此，用于执行通信(例如电话会话、电子邮件、因特网等)的布线和电路不仅可 以形成在层压结构的最上层表面上，还可以形成在各层之间(层间)并且/或者形成在层 压结构的最下层表面上。另外，印刷电路板5并不限于FR4，并且任何其他基板都可以用作印刷电路板5，只 要基板由电介质制成、可以在其上形成布线图案6、并且可以在其上安装电路即可。另外，布线图案6并不限于由铜(Cu)制成的布线图案。任何其他金属都可以用于 布线图案6，只要该金属具有低功率损耗和高导电率即可，例如铝(Al)等等。
形成在印刷电路板5中的布线图案6的CAD(计算机辅助设计)数据被存储在图 2所示的HDD 24中。注意，在印刷电路板5中，实际上多个层被层压在一起，并且还形成有用于 GND(地)和电源的实心图案。其细节将在下面参考图4描述。图4图示了利用实施例1中的印刷电路板测试辅助设备对其执行计算以辅助印刷 电路板的测试的印刷电路板的立体分解图。图4中所示的印刷电路板5具有五层结构。印刷电路板5包括布线图案6和实心 图案7。在图4所示的印刷电路板5中，布线图案6和实心图案7被形成在任何电介质层 5a至5e上。电介质层5a至5e由任意的核心材料和粘附层制成。布线图案6是具有用于传输信号的预定形状的布 线或图案。实心图案7被形成为 平面，被保持在地电位并充当返回路径。因此，布线图案6和实心图案7被设计为使得布线 图案6中的信号特性是令人满意的(典型地，获得阻抗匹配(例如50Ω))。图4在印刷电路板5的五层相分离的状态下图示了印刷电路板5，这五层是最上电 介质层5a、第二电介质层5b、第三电介质层5c、第四电介质层5d和第五电介质层5e。在电 介质层5c上，形成有布线图案6。在电介质层5b和5d上，分别形成有实心图案7。在形成 在电介质层5d上的实心图案7中，形成有实心图案移除区域8(8A、8B)。实心图案移除区 域8A和8B是实心图案7中移除了实心图案7以例如使层间布线穿过的区域。注意，在下 面的描述中，标号8被用于在实心图案移除区域8A和8B不被区分的情况下表示实心图案 移除区域。另外，在印刷电路板5中，形成有信号过孔9A和GND (地)过孔9B。信号过孔9A 穿过电介质层5a和5b，并且连接到电介质层5c上的布线图案6。用于驱动电子设备的各 种信号被从电介质层5a上的信号过孔9A输入。GND过孔9B被形成为穿过电介质层5a至 5e,并且连接到电介质层5b和5d上的各个实心图案7。作为电介质层5a上的GND过孔9B 被接地的结果，电介质层5b和5d上的各个实心图案7被保持在地电位。这里，为了说明的方便，从图4中省略了形成在电介质层5a和5e上的布线图案6。 然而，实际上，在印刷电路板5中，其上形成有布线图案6 (被用作信号线等)的层和其上形 成有实心图案7的层被交替地层压。另外，尽管图4图示了被保持在地电位的实心图案7，但是除了被保持在地电位的 实心图案7以外，印刷电路板5还可包括用于电源的实心图案，其被保持在预定的正电位或 负电位。另外，最下电介质层5e可以不被包括在图4所示的印刷电路板5中，因而，布线图 案6可以形成在电介质层5d的相反一侧上。注意，将参考图5A、5B和5C描述图4中所示的X轴方向和Y轴方向上的坐标。图5A-5C图示了实施例1中的印刷电路板测试辅助设备所用的CAD数据的一个示 例。CAD数据包括印刷电路板5中包括的每层的尺寸、形成在印刷电路板5中的过孔等的位 置和尺寸、形成在印刷电路板5中的各个布线图案的层号、信号类型、数据速率、介电常数、 电导率、布线宽度、铜箔厚度(布线厚度)、层间距离、布线高度、起点坐标、终点坐标，等等。印刷电路板5的CAD数据被存储在图2所示的HDD 24中。图5A中所示的表格对应于第一数据库，其中布线图案6的标识符、层号、信号名称、数据速率、介电常数、布线宽度、布线厚度、层间距离、起点坐标和终点坐标被关联在一 起，如图5A所示。信号名称指示出布线图案6所传输的信号的信号类型，并且被包括在第 一数据库中作为指示出布线图案6的属性的属性信息的一个示例。布线宽度、布线厚度、层 间距离、布线高度、起点坐标和终点坐标被包括在第一数据库中作为布线图案6的位置信 息的一个示例。注意，层间距离指实心图案7之间的距离。S卩，在图4中，层间距离指示出 电介质层5b和5d上的各实心图案7之间的距离。布线高度指布线图案6相对于实心图案 7的高度。在图4中，布线高度指示出电介质层5c上的布线图案6相对于电介质层5d上的 实心图案7的高度。图5B中所示的表格对 应于第二数据库，其中实心图案移除区域的标识符、层号、 直径和中心坐标被关联在一起。实心图案移除区域的标识符、层号、直径和中心坐标指示出 形成在实心图案7中的实心图案移除区域8的位置信息和尺寸信息的一个示例。图5C中所示的表格对应于第四数据库，其中过孔的标识符、层号、连接目的地、直 径和中心坐标被关联在一起。过孔的标识符、层号、连接目的地、直径和中心坐标指示出形 成在各电介质层上的信号过孔9A和GND过孔9B的位置信息的一个示例。图5C中所示的 连接目的地指相应的信号类型或GND。注意，设置了表示存储在HDD 24中的劣化程度信息的数据作为第三数据库。劣化 程度信息将在后面参考图8描述。图5A中所示的起点坐标和终点坐标的X坐标值和Y坐标值、图5B中所示的中心 坐标的X坐标值和Y坐标值以及图5C中所示的中心坐标的X坐标值和Y坐标值，指示出图 4中所示的X轴和Y轴上的坐标。图5A中所示具有标识符No. 1至No. 3的布线图案指示出图4中所示形成在电介 质层5c上的布线图案6。具有信号名称“dataOOl”的数据信号被发送到布线图案6。图5B中所示标识符No. 1和No. 2的实心图案移除区域指示出图4中所示形成在 电介质层5d上的实心图案移除区域8A和8B。图5C中所示标识符No. 1的过孔指示出图4中所示的信号过孔9A，并且标识符 No. 2的过孔指示出图4中所示的GND过孔9B。如图4所示，布线图案6和实心图案移除区域8A、8B靠近在一起。至于该位置关 系，从图5A和5B中所示的坐标值也可看出，No. 1的布线图案6和No. 1的实心图案移除区 域(8A)靠近在一起，并且No. 3的布线图案6和No. 2的实心图案移除区域(8B)靠近在一 起。由于布线图案布线图案6和实心图案移除区域8A、8B这样靠近在一起，因此在布 线图案6中可能发生特性阻抗失配的状态。这种阻抗失配可能导致信号特性劣化。由于实心图案移除区域而在布线图案6中发生信号特性劣化的情况是这样一种 情况，其中在图4所示的印刷电路板5中，实心图案移除区域8A、8B存在于电介质层5c、电 介质层5b或电介质层5d(它是与其上形成有布线图案6的电介质层5c相同的层，且电介 质层5b是电介质层5c上方的一层，电介质层5d是电介质层5c下方的一层)中，并且布线 图案6和实心图案移除区域8A、8B以平面图方式靠近在一起。实施例1中的印刷电路板测试辅助设备为了在制造了印刷电路板5之后的实际测 量测试中提高工作效率而通过计算获得了具有大的特性阻抗劣化程度的布线图案。在计算特性阻抗劣化程度时，相对于布线图案6在宽度方向上的范围被确定。至于宽度方向上范 围的确定，后面将参考图9进行描述。这里，首先将参考图6描述实施例1中印刷电路板测 试辅助设备的配置。
图6是图示实施例1中印刷电路板测试辅助设备的功能的功能框图。图2中所示 的CPU 21通过执行存储在HDD 24中的印刷电路板测试辅助程序来实现这些功能块。由CPU 21实现的功能块包括设计数据读取部分211、条件创建部分212、实心图案 移除区域检测部分213、面积计算部分214、劣化程度计算部分215、提取处理部分216、分级 处理部分217、过孔提取部分218、处理结果显示部分219和管理部分220。 设计数据读取部分211读取存储在HDD 24中的CAD数据。条件创建部分212基于经由键盘13或鼠标14输入的条件来创建用于计算下面描 述的特性阻抗劣化程度的条件。作为输入条件，可列举的例如有由布线图案6传输的信号 的信号类型、用于计算特性阻抗劣化程度的宽度方向上的范围、为了分级而用于提取的阻 抗的阈值，等等。实心图案移除区域检测部分213基于图5A中所示的布线图案6的X坐标和Y坐 标以及图5B中所示的实心图案移除区域8的X坐标和Y坐标，来以平面图方式对实心图案 移除区域8相对于布线图案6的位置关系进行分类，并创建分类结果。其细节将在后面参 考图7描述。面积计算部分214利用由条件创建部分212创建的经布线图案6传输的信号的信 号类型(信号名称)来提取作为目标的布线图案6，并计算在平面图方式下存在于宽度方向 上的范围内的实心图案移除区域的面积，以用于计算特性阻抗劣化程度。劣化程度计算部分215利用由实心图案移除区域检测部分213分类的布线图案6 和实心图案移除区域8之间的位置关系以及由面积计算部分214计算的实心图案移除区域 8的面积，来计算作为计算目标的布线图案6的特性阻抗劣化程度。提取处理部分216从劣化程度计算部分215已对其获得了劣化程度的多个布线图 案中提取劣化程度等于或大于预定程度的布线图案。分级处理部分217执行布线图案6的分级，并创建数据，在该数据中，根据距特性 阻抗的目标值(50 Ω )的偏移大小按降序对布线图案6分类。过孔提取处理部分218提取连接到经分级处理部分217分级的布线图案6的信号 过孔9Α和与信号过孔9Α最近的GND过孔9Β。作为这样提取信号过孔9Α和GND过孔9Β的 结果，提取了信号过孔9Α的位置和GND过孔9Β的位置。作为从图5C所示的第四数据库中 提取信号过孔9Α的结果，识别出连接到经分级处理部分217分级的布线图案6的信号过孔 9Α，其具有与布线图案6的信号名称相同的连接目的地。作为从图5C所示的第四数据库中 提取与这样提取的信号过孔9Α的位置最近的GND过孔9Β的结果，识别出最近的GND过孔 9Β。处理结果显示部分219在图1所示的显示器12的显示屏12Α上显示由分级处理部 分217分级的布线图案6的数目，以及由过孔提取处理部分218提取的信号过孔9Α和GND 过孔9Β的位置。显示内容将在后面描述。管理部分220管理HDD 24中数据的存储。接下来，将描述实施例1的印刷电路板测试辅助设备中布线图案和实心图案移除区域之间的位置关系的确定。该位置关系的确定是由实心图案移除区域检测部分213 (见 图6)执行的。图7图示了实施例1的印刷电路板测试辅助设备中布线图案和实心图案移除区域 之间的位置关系的分类结果的一个示例。实心图案移除区域检测部分213基于图5A中所示的布线图案6的X坐标和Y坐 标以及图5B中所示的实心图案移除区域8的X坐标和Y坐标，来以平面图方式对实心图案 移除区域 8相对于布线图案6的位置进行分类。另外，除了以平面图方式对位置关系的分类以外，实心图案移除区域检测部分213 还判定实心图案移除区域8是存在于与布线图案6相同的层中，还是存在于其上的一层中， 还是存在于其下的一层中(即，实心图案移除区域和布线图案是否不被通过两层或更多层 而彼此分隔)。具体而言，实心图案移除区域检测部分213计算指示出图5A中所示的布线图案6 的相应区间的起点和终点的X坐标和Y坐标与图5B中所示的实心图案移除区域8的X坐 标和Y坐标之间的X-Y坐标中的位置关系，并因而以平面图方式对实心图案移除区域8相 对于布线图案6的位置进行分类。在平面图方式下实心图案移除区域8相对于布线图案6 的位置是按以下方式中的任何一种来分类的在布线的一侧上、在布线的两侧上、或者在布 线的紧邻上方或紧邻下方。另外，实心图案移除区域检测部分213判定通过从图5A所示的布线图案6的层号 中减去图5B所示的实心图案移除区域8的层号而获得的值是否是0、+1、-1中的任何一个。 在该值等于或大于+2或者等于或小于_2的情况下，预期在布线图案6和实心图案移除区 域8之间存在另一实心图案7。因此，预期在对其执行了判定的布线图案6和实心图案移除 区域8之间不存在信号特性劣化的关系。通过执行判定，实心图案移除区域检测部分213对布线图案6和实心图案移除区 域8之间的位置关系进行分类，并创建指示出图7中所示的分类结果的数据。图8图示了存储在实施例1的印刷电路板测试辅助设备的数据库20中的特性阻 抗增大特性。指示出增大特性的数据被用于计算特性阻抗劣化程度，并指示出相对于布线 图案6和实心图案移除区域8之间的位置关系的、实心图案移除区域8的每单位面积的特 性阻抗增大(劣化)。指示出图8中所示的增大特性的数据是一种形式的劣化程度信息，其 指示出相对于布线图案6和实心图案移除区域8之间的位置关系以及实心图案移除区域8 的尺寸的、布线图案6中的信号特性的劣化程度，并且被存储在HDD24中作为第三数据库。布线图案6和实心图案移除区域8之间的位置关系是按以下三种模式中的任何一 种来分类的即(A)实心图案移除区域8存在于紧邻在布线图案6上方或下方的位置中； (B)实心图案移除区域8存在于布线图案6的两侧上；以及(C)实心图案移除区域8仅存 在于布线图案6的一侧上(见图7)。注意，布线图案6和实心图案移除区域8之间的以下 这种位置关系，即预期在布线图案6和实心图案移除区域8之间不存在信号特性劣化的关 系，并不包括在上述三种模式(A)、(B)和(C)中。假定布线图案的理想特性阻抗是50 Ω。 结果，因为特性阻抗失配程度按模式(C)、(B)和(A)的所述顺序增大，所以图8中所示的特 性具有增大系数(特性的斜率)，使得位置关系(A)中的特性阻抗最高，并且特性阻抗按位 置关系⑶和(C)的所述顺序减小。
实施例1中的印刷电路板测试辅助设备基于存在于被确定为用于计算特性阻抗 劣化程度的范围的范围内的实心图案移除区域8的面积以及实心图案移除区域8相对于布 线图案6的位置关系，来计算布线图案6中的特性阻抗劣化程度。图9图示了在实施例1的印刷电路板测试辅助设备中用于计算特性阻抗劣化程度 的宽度方向上的范围。图9以放大方式图示了图4所示的形成在电介质层5c上的布线图 案6和形成在电介质层5d中的实心图案移除区域8A之间的位置关系，以及用于计算特性 阻抗劣化程度的宽度方向上的范围(即，对其执行计算的宽度方向上的范围)。
在实施例1的印刷电路板测试辅助设备中，在预先确定了对其执行计算的宽度方 向上的范围之后计算特性阻抗劣化程度。对其执行计算的宽度方向上的范围是经由参数输入部分10(见图1)输入的。例如，假定宽度方向上的范围被输入为布线图案6的布线宽度(0.1mm)的40倍 (4. Omm) ο如图9所示，与布线图案6靠近的实心图案移除区域8A的部分8a(填充有网点) 在平面图方式下被包括在距布线图案64. Omm的范围(宽度方向上的范围)内。在实施例1的印刷电路板测试辅助设备中，获得了由实心图案移除区域8A的部分 8a引起的布线图案6中的特性阻抗劣化程度(或特性阻抗改变量)，该部分8a被包括在对 其执行计算的宽度方向上的范围中。通过这样确定特性阻抗劣化程度，可以掌握对布线图 案6的信号特性的影响。图10图示了计算实心图案移除区域的一部分的面积的方法，该部分存在于实施 例1中的印刷电路板测试辅助设备对其计算特性阻抗劣化程度的宽度方向上的范围中。实心图案移除区域检测部分213检测实心图案移除区域8的该部分，该部分被包 括在对其计算特性阻抗劣化程度的宽度方向上的范围中，并且面积计算部分214基于实心 图案移除区域检测部分213的检测结果来计算实心图案移除区域8的该部分。在实心图案移除区域8的该部分的检测和计算中，从对其计算特性阻抗劣化程度 的布线图案6的起点到终点，包括在宽度方向上的范围中的区域被划分为具有预定面积的 方形网格。然后，布线图案6被划分为长度分别等于网格的侧边的区间，并且针对每个网格 判定是否存在实心图案移除区域8。在对于每个网格是否存在实心图案移除区域8的判定中，当在网格的至少一部分 中存在实心图案移除区域8时，确定在网格中存在实心图案移除区域8。S卩，确定在网格中 不存在实心图案移除区域8的情况是在网格中根本不存在实心图案移除区域8的情况。在 图10中，“Y”表示在网格的至少一部分中存在实心图案移除区域8的状态(下文中简称为 “存在实心图案移除区域8”)，并且“N”表示在网格中根本不存在实心图案移除区域8的状 态(下文中简称为“不存在实心图案移除区域8”)。注意，网格的边长例如被确定为由下式(1)所指示出的值(网格的边长)=(上升时间)X(传输路径中的传播速度)/(任何划分 数)··· (1)这里，网格的边长被确定为0. 5mm,并且因此，布线图案6在长度方向上被划分为 各自具有0. 5mm的区间，并且面积计算部分214针对每个区间计算实心图案移除区域8的 面积。
网格的四个角的各自坐标中具有最小值的坐标被用作标识网格的坐标。在图10 的示例中，网格的左下顶点的坐标值被用作用于标识网格的坐标。在图10的示例中，对于包括在X = 28. 5至31. 5且Y = 20. 0至22. 0的范围中的 网格，针对在X轴方向上按每0. 5mm划分的每个区间判定在网格中是否存在实心图案移除 区域8。注意，在图10中，“Y”指示出对于该网格确定存在实心图案移除区域8，而“N”指 示出对于该网格确定不存在实心图案移除区域8。另外，对于布线图案6的每个区间，“Y”的实心图案移除区域8的总面积(图10 中的实心图案移除区域(mm2))根据“Y”的网格数目是如下值对于X = 28. 5至29. 0的 范围是0. 5mm2 ；对于X = 29. 0至29. 5的范围是0. 5mm2 ；对于X = 29. 5至30. 0的范围是 0. 5mm2 ；对于X = 30. 0至30. 5的范围是0. 5mm2 ；对于X = 30. 5至31. 0的范围是0. 5mm2 ； 对于X = 31. 0至31. 5的范围是0. 25mm2。
图11以表格形式图示了图10的判定结果。如图11所示，对于存在实心图案移除区域(“Y”)的网格，赋予标志“1”，而对于 不存在实心图案移除区域(“N”)的网格，赋予标志“0”。该标志被劣化程度计算部分215 用来计算特性阻抗劣化程度。在图10所示的判定结果中，布线图案6的每个区间的“Y”网格的总面积被计算为 每个区间指示出存在实心图案移除区域(“Y”)的标志“1”的数目被乘以网格的单位面积 (0. 25mm2)的结果。图12图示了受图10所示的实心图案移除区域8影响的布线图案6的特性阻抗。 图12的特性阻抗是由劣化程度计算部分215基于图8中所示的特性和图10的判定结果计 算出的。如上所述，劣化程度计算部分215利用图8中所示的特性和图10的判定结果来计 算布线图案6的特性阻抗。布线图案6的每区间的布线图案特性阻抗是从下式(2)获得的(特性阻抗)=(增大系数)X(该区间的实心图案移除区域的面积(mm2)) X (偏 离值)··· (2)这里，“增大系数”是图8所示的特性㈧、⑶和(C)中任何一个的增大系数。“实 心图案移除区域的面积(mm2) ”是图10和图12中所示的“实心图案移除区域的面积(mm2) ”。 “偏离值(offsetvalue) ”被确定为50 Ω。在如图10和图12所示在布线图案6的一侧上存在实心图案移除区域8Α时，使用 图8的特性(C)(根据图8，增大系数=2/0. 5 = 4)对于X = 28. 5至29. 0是52 Ω (即， 4X0. 5+50 = 52)；对于 X = 29. 0 至 29. 5 是 52Ω ；对于 X = 29. 5 至 30. 0 是 52 Ω ；对于 X = 30. 0 至 30. 5 是 52 Ω ；对于 X = 30. 5 至 31. 0 是 52 Ω ；对于 X = 31. 0 至 31. 5 是 51 Ω (即， 4X0. 25+50 = 51)，如图12中的“阻抗”所示。因而，获得了每个区间的布线图案6的特性阻抗。劣化程度计算部分215从布线图案6的起点到终点执行上述操作，对各个区间的 值进行积分，并且获得从起点到终点的布线图案6的特性阻抗。之后，劣化程度计算部分 215计算布线图案6的特性阻抗与目标值(50 Ω )的差异(偏移)。接下来，将描述在实施例1的印刷电路板测试辅助设备中用于辅助印刷电路板的测试的计算方法。下面，将在以下条件下进行描述其中用于使得图1中所示的计算机系统 10充当具有用于辅助印刷电路板的测试的计算功能的印刷电路板测试辅助设备的印刷电 路板测试辅助程序被存储在图2所示的HDD 24中。图13图示了指示出在实施例1的印刷电路板测试辅助设备中用于辅助对印刷电 路板的测试的计算的流程图。图13中所示的计算是通过CPU21执行实施例1中的印刷电 路板测试辅助程序而实 现的。当开始计算时，CPU 21读取存储在HDD 24中的CAD数据(步骤Si)。S卩，CPU 21 的设计数据读取部分211读取图5A、5B和5C中所示的CAD数据。接下来，CPU 21创建用于计算特性阻抗劣化程度的条件(步骤S2)。S卩，基于经由 键盘13或鼠标14输入的条件，CPU 21的条件创建部分212创建用于计算特性阻抗劣化程 度的条件。作为这样输入的条件，可列举例如以下内容由布线图案6传输的信号的信号类 型、用于计算特性阻抗劣化程度的宽度方向上的范围、在为了分级而执行提取时所使用的 阻抗的阈值，等等。接下来，CPU 21以平面图方式对实心图案移除区域8相对于布线图案6的位置关 系进行分类，并创建指示出分类结果的数据(步骤S3)。BP, CPU 21的实心图案移除区域检 测部分213基于图5A中所示的布线图案6的X坐标和Y坐标以及图5B中所示的实心图案 移除区域8的X坐标和Y坐标，来创建由图7的分类表指示出的数据。CPU 21根据由条件创建部分212创建的经布线图案6传输的信号的信号类型来 提取对其执行计算的布线图案6，并计算在平面图方式下存在于对其计算特性阻抗劣化程 度的宽度方向上的范围内的实心图案移除区域的面积(即，实施例中图10和图12所示的 实心图案移除区域的面积(mm2))(步骤S4)。该处理是由CPU 21的面积计算部分214执行 的。接下来，CPU 21基于由实心图案移除区域检测部分213分类的布线图案6和实心 图案移除区域8之间的位置关系以及由面积计算部分214计算的实心图案移除区域的面 积，来计算对其执行计算的布线图案6的特性阻抗劣化程度(步骤S5)。该处理是由CPU 21 的劣化程度计算部分215执行的。CPU 21从劣化程度计算部分215对其计算了特性阻抗劣化程度的多个布线图案 6中提取特性阻抗劣化程度等于或大于预定程度的布线图案6 (步骤S6)。该处理是由CPU 21的提取处理部分216执行的。接下来，CPU 21对布线图案6分级(步骤S7)。在分级中，CPU 21创建数据，其中 根据特性阻抗与目标值(50 Ω )的差异(偏移)按降序对布线图案6分类。该处理是由CPU 21的分级处理部分217执行的。接下来，CPU 21提取连接到在步骤S7中分级的布线图案6的信号过孔9A和与信 号过孔9A最近的GND过孔9B (步骤S8)。该处理是由CPU 21的过孔提取处理部分218执 行的。在处理中，从图5C所示的第四数据库中提取出信号名称与布线图案6的信号名称相 同的信号过孔9A，并且从图5C所示的第四数据库中还提取出与所提取的信号过孔9A的位 置最近的GND过孔9B。接下来，CPU 21在图1所示的显示器12的显示屏12A上显示由分级处理部分217 执行的分级的结果以及由过孔提取处理部分218提取的信号过孔9A和GND过孔9B(步骤S9)。该处理是由CPU 21的处理结果显示部分219执行的，并且图14A和14B中所示的分 级结果和提取结果被显示在显示器12的显示屏12A上。因而，由CPU 21执行的用于计算特性阻抗劣化程度的一系列处理完成。图14A和14B图示了由实施例1中的印刷电路板测试辅助设备提供的分级结果和 提取结果。图14A和14B中的分级结果和提取结果图示了由分级处理部分217提供的分级 结果和由过孔提取处理部分218提供的提取结果。图14A图示了来自第一至第五等级的No. 10、15、25、64和52的布线图案6的分级 结果，以及分别连接到布线图案No. 10、15、25、64和52的信号过孔9A的提取结果。注意， 在图14A的示例中，特性阻抗的判定标准被确定为25 Ω，并且在这种情况下，特性阻抗等于 或大于判定标准的布线图案是No. 10、15和25的三个布线图案6。
图14Β图示了与No. 10、15和25的三个布线图案最近的GND过孔9Β的提取结果。管理部分220将指示出图14Α和14Β中所示的分级结果和提取结果的数据存储在 HDD 24 中。图15图示了在实施例1的印刷电路板测试辅助设备中对于分别连接到No. 10,15 和25的布线图案6 (它们被确定为具有较高等级的特性阻抗劣化程度)的信号过孔9A和 最近的GND过孔9B设置有通过丝网印刷形成的标记(如图15中的“SILK”所示)的状态。最近的GND过孔9B位于离连接到No. 10、15和25的布线图案6 (被确定为具有较 高等级的特性阻抗劣化程度)的信号过孔9A最近的位置处。最近的GND过孔9B是由CPU 21的过孔提取处理部分218基于图5A和5C中所示的位置数据而提取的。通过这样对提取处理部分216已根据由分级处理部分217提供的指示出分级结果 的数据确定为具有等于或大于判定标准的特性阻抗劣化程度的布线图案6提供通过丝网 印刷形成的标记，可以很容易在制造了印刷电路板5之后对印刷电路板5执行实际测量测 试时识别出具有大的特性阻抗劣化程度的布线图案6。因而，通过实施例1中的印刷电路板测试辅助设备，利用CAD数据计算了实心图案 移除区域8的面积，并且计算了特性阻抗劣化程度。结果，可以通过选择传输具有高重要性 级别的信号等的布线图案6，来从包括在大量布线图案6中的具有高重要性级别的布线图 案中识别具有大特性阻抗劣化程度的布线图案6。具有高重要性级别的布线图案6可以利 用布线图案6的属性(例如，信号名称)来选择。因此，可以不针对所有布线图案6执行计 算，因而可以减少处理量。另外，可以在考虑到非常小的实心图案移除区域(图案移除区 域)等的情况下计算特性阻抗劣化程度。因此，可以在考虑到非常小的图案移除区域等的 情况下提取对信号特性具有很大影响的布线图案，以用在制造印刷电路板之后执行的实际 测量测试中。另外，通过对具有大特性阻抗劣化程度的布线图案6提供通过丝网印刷形成的标 记，可以在制造了印刷电路板5之后选择性地对具有大特性阻抗劣化程度的布线图案6执 行实际测量测试。因此，可以肯定地对具有大特性阻抗劣化程度的布线图案6执行实际测 量测试，并且可以执行辅助以使得可高效地执行实际测量测试。注意，如下面所描述的，可以部分修改由上述实施例1中的印刷电路板测试辅助 设备执行的处理/操作内容。图16A、16B图示了在实施例1的印刷电路板测试辅助设备中计算实心图案移除区域8的面积的另一种方法。在以上描述中，存在于宽度方向上的范围内的实心图案移除区域8从布线图案6 的起点到终点被划分为多个网格，并且针对每个单位区域(网格)获得特性阻抗劣化程度。 然而，如图16A所示，在被划分为网格之前，布线图案6可以被划分为多个区间，每个区间具 有预定长度A。然后，在判定多个区间中的每个区间是否包括实心图案移除区域8之后，可 以仅对实心图案移除区域8所存在的区间(“Y”)执行划分为网格的操作，如图16B所示， 并且可以针对每个单位区域(网格)计算特性阻抗劣化程度。另外，特性阻抗的劣化例如还表现为由TDR(时域反射仪)测得的波形(TDR波形) 的失真。然而，由TDR测得的波形包括从布线图案6的起点到终点由所有因素引起的影响。 因此，无法提取并确定存在于某一位置处的实心图案移除区域8的影响。在实施例1的印刷电路板测试辅助设备中，可以利用包括在CAD数据中的实心图 案移除区域8的面积和位置来计算实心图案移除区域8对TDR波形的影响。
图17A和17B图示了在实施例1的印刷电路板测试辅助设备中从测量点到实心图 案移除区域8的信号传播时间的计算方法。图17A粗略地图示了布线图案6和实心图案移 除区域8之间的关系。图17B粗略地在TDR波形上图示了图17A中所示的起点和实心图案 移除区域8之间的信号的往复传播时间。注意，在图17B中，为了说明的方便，在指示出TDR 波形的大小的坐标轴上指示出了特性阻抗的值。如图17A所示，Ll表示沿着布线图案6从起点到第一实心图案移除区域8的中心 的距离，并且L2表示沿着布线图案6从起点到第二和第三实心图案移除区域8的中间点的距离。假定在印刷电路板5的布线图案6中，单位长度的信号传播时间是τ。这样，用 于通过TDR测量波形的起点和实心图案移除区域8之间的往复传播时间可以由下式(3)表 达T = L/ τ Χ2. . . (3)这指示出信号的如下传播时间从布线图案上用于测量TDR波形的起点传播经过 布线图案6、被实心图案移除区域8反射、然后返回到起点。通过将距离Ll和L2代入公式(3)中，获得了相应的往复传播时间Tl和Τ2 =Tl = Li/ τ X 2 (ns)，且 T2 = L2/ τ X 2 (ns)。往复传播时间的计算可以由CPU 21利用CAD数据执行，并且处理结果显示部分 219可以将计算结果显示在显示器12的显示屏12A上。如图17B所示，在设计者根据显示TDR波形的示波器获得往复传播时间Tl和T2 时，设计者可以理解由特定的实心图案移除区域8引起的TDR波形的失真。因此，设计者在 制造了印刷电路板5之后执行实际测量测试时可以很容易理解实心图案移除区域8对TDR 波形的影响。[实施例2]在上述实施例1中，信号特性的劣化程度被计算为计算特性阻抗劣化程度的结 果。实施例2中的印刷电路板测试辅助设备与实施例1中的设备的不同之处在于当计算信 号特性的劣化程度时，计算的是由串扰引起的信号特性的劣化程度。如用于描述实施例1的图4中所示，在布线图案6与实心图案移除区域8A和8B靠近在一起的情况下，当存在于电介质层5e (它是形成有实心图案移除区域8A和8B的电 介质层5d下方的一层)上的布线图案6接近实心图案移除区域8A和8B时，在布线图案之 间可能经由实心图案移除区域8A和8B发生串扰。串扰引起信号特性的劣化。图18是图示布线图案6B和6C与实心图案移除区域8A之间的位置关系的一个示 例的立体图。布线图案6B被形成在第三电介质层5c上，实心图案移除区域8A被形成为实 心图案7中 的开口，实心图案7被形成在第四电介质层5d上，并且布线图案6C被形成在第 五电介质层5e上。然而，为了说明的方便，在图18中省略了电介质层5c至5e。另外，尽管实际上透过实心图案移除区域8A形成有信号过孔或GND过孔，但是为 了说明的方便，在图18中省略了这种信号过孔或GND过孔。图19以平面图方式图示了图18中所示的布线图案6B、6C和实心图案移除区域8A 之间的位置关系。在图18中所示的位置关系的情况下，在如图19所示的平面图方式下，布 线图案6C位于紧邻实心图案移除区域8A的下方。在实施例2的印刷电路板测试辅助设备中，计算串扰区域的面积，将计算出的面 积乘以一系数以获得由串扰引起的噪声，从而提取要用在实际测量测试中的布线图案。串扰区域是指这样的区域通过该区域，布线图案6C在平面图方式下与实心图案 移除区域8A的区域8a重叠，该区域8a (填充有网点)存在于布线图案6B的宽度方向上的 范围内。即，串扰区域是指这样的区域通过该区域，在布线图案6B的宽度方向上的范围 内，实心图案移除区域8B与布线图案6C重叠。在图19的情况下，布线图案6C的一部分 (如图19所示，透过实心图案移除区域8A可以看见该部分)的区域是串扰区域。图20是图示实施例2中的印刷电路板测试辅助设备的功能的框图。图20的功能 块是通过图2中所示的CPU 21执行存储在HDD 24中的印刷电路板测试辅助程序来实现 的。由CPU 21实现的功能块包括设计数据读取部分311、条件创建部分312、串扰区域 检测部分313、面积计算部分314、劣化程度计算部分315、提取处理部分316、分级处理部分 317、过孔提取处理部分318、处理结果显示部分319和管理部分320。下面，将主要描述实 施例2与实施例1的不同点。设计数据读取部分311执行与实施例1中的设计数据读取部分211所执行的处理 相同的处理。条件创建部分312基于经由键盘13或鼠标14输入的条件来创建用于计算由串扰 引起的信号特性的劣化程度的条件(后面将描述)。作为这样输入的条件，可列举的例如 有由布线图案6传输的信号的信号类型、用于计算由串扰引起的信号特性的劣化程度的 宽度方向上的范围、用于计算串扰区域的面积的网格边长、用于提取布线图案6的提取条 件(例如，指示出串扰强度的值)、为了分级而用于提取的串扰强度的阈值，等等。串扰区域检测部分313基于图5A中所示的布线图案6的X坐标和Y坐标以及图 5B中所示的实心图案移除区域8的X坐标和Y坐标，对以平面图方式相对于布线图案6的 实心图案移除区域8与以平面图方式透过实心图案移除区域8可见的另一布线图案6之间 的位置关系进行分类。面积计算部分314根据由条件创建部分312创建的经布线图案6传输的信号的信 号类型(信号名称)来提取对其执行计算的布线图案6，并计算存在于用于计算串扰强度的宽度方向上的范围内的串扰区域的面积。如上所述，串扰区域是指这样的区域，通过该区 域，在布线图案6的宽度方向上的范围内，实心图案移除区域8和另一布线图案6重叠在一 起。因此，利用实心图案移除区域8的面积计算了实施例2的印刷电路板测试辅助设备中 的信号特性的劣化程度。劣化程度计算部分315利用由串扰区域检测部分313分类的布线图案6、实心图案 移除区域8和其他布线图案之间的位置关系以及由面积计算部分314计算的串扰区域的面 积，来计算串扰强度，作为对其执行计算的布线图案6中的信号特性的劣化程度。提取处理部分316从劣化程度计算部分315获得了其串扰强度的多个布线图案6 中提取串扰强度(串扰的强度)等于或大于预定强度的布线图案6以用于实际测量测试。分级处理部分317根据串扰强度对由提取处理部分316提取的布线图案6进行分 级。过孔提取处理部分318提取连接到由分级处理部分317分级的布线图案的信号过 孔9A和与信号过孔9A最近的GND过孔9B。通过这样提取信号过孔9A和GND过孔9B，提 取了信号过孔9A的位置和GND过孔9B的位置。作为从图5C所示的第四数据库中提取具 有与布线图案6相同的信号名称的信号过孔9A的结果，识别出连接到由分级处理部分317 分级的布线图案6的信号过孔9A。作为从图5C所示的第四数据库中提取与所提取的信号 过孔9A的位置最近的GND过孔9B的结果，识别出最近的GND过孔9B。处理结果显示部分319在图1所示的显示器12的显示屏12A上显示由分级处理 部分317分级的布线图案6的数目以及由过孔提取处理部分318提取的信号过孔9A和GND 过孔9B的位置。管理部分320管理HDD 24中数据的存储。图21是图示在实施例2的印刷电路板测试辅助设备中用于计算串扰区域的每单 位面积的串扰强度的每单位面积的噪声(“每单位面积噪声(mV)”)的表格。图21的图示用于计算串扰强度的噪声的表格被用于计算串扰强度，该串扰强度 是用于测量信号特性的劣化程度的指标，并且该表格指示出每单位面积的噪声(“每单位面 积噪声(mV)”)，其用于计算相对于电介质层的介电常数(“介电常数”)和厚度方向上布线 图案之间的距离的、串扰区域的每单位面积的串扰强度。图21中所示的表格和图22中所 示的表格(后面将描述)是劣化程度信息的一个示例，该劣化程度信息指示出相对于布线 图案6和实心图案移除区域8之间的位置关系以及实心图案移除区域8的尺寸的、布线图 案6中的信号特性的劣化程度，并且这两个表格被存储在HDD 24中作为第三数据库。图22图示了在实施例2的印刷电路板测试辅助设备中用于计算串扰强度的校正 系数的表格。如图22所示，校正系数的特定值是根据布线图案6之间的距离以及布线图案 6和实心图案移除区域8之间的距离(图22中的“实心偏离(mm) ”)确定的。图22中布线图案6之间的距离是指平面图方式下布线图案6之间的距离，并且例 如是图19中所示的布线图案6B和6C之间的距离。布线图案6和实心图案移除区域8之 间的距离(“实心偏离”)例如是指在图19中所示的布线图案6B偏离(或者偏移)实心图 案移除区域8A的情况下、布线图案6B和实心图案移除区域8A之间的距离(偏离量)。图23图示了在实施例2的印刷电路板测试辅助设备中用于计算串扰强度的串扰 区域的面积的计算方法。
18
面积计算部分314按以下方式计算串扰区域的面积从对其执行信号特性的劣化 程度的计算的布线图案6的起点到终点，将对其执行计算的范围划分为各自具有预定面积 的多个方形网格，并且针对每个网格判定是否存在实心图案移除区域8和布线图案6。当实心图案移除区域8和布线图案6同时存在于网格的至少一部分中时，该网格 被确定为具有串扰区域。即，被确定为不具有串扰区域的网格是其中并不同时存在实心图 案移除区域8和布线图案6的网格。网格的边长例如按下式⑷确定(网格的边长)=(上升时间)X(传输路径中的传播速度)/(任何划分 数)··· (4)假定网格的边长是0.5mm。另外，(方形)网格的四个角的坐标中数值最小的一个 被用作网格的坐标。即，在图23的示例中，左下顶点的坐标值被用来标识网格。在图23的示例中，针对包括在X = 28. 5至31. 5且Y = 20. 0至22. 0的范围中的 网格，判定它们是否具有串扰区域。注意，在图23中，“Y”表示被确定为具有串扰区域的网 格，而“N”表示被确定为不具有串扰区域的网格。在图23的示例中，如图19所示，布线图案6C的透过实心图案移除区域8A可见的 那一部分是串扰区域。因此，作为计算结果，获得了以下面积对于X = 28. 5至29. 0的区间 是0mm2，对于X = 29. 0至29. 5的区间是0. 25mm2，对于X = 29. 5至30. 0的区间是0. 25mm2, 对于X = 30. 0至30. 5的区间是0. 25mm2，对于X = 30. 5至31. 0的区间是0. 25mm2，对于X =31. 0至31. 5的区间是0mm2。图24以表格形式图示了提取布线图案之间的距离的结果以及图23的判定结果。 图24中布线图案6之间的距离是指平面图方式下布线图案6之间的距离，并且例如是图19 中所示的布线图案6B和6C之间的距离。如图24所示，对于被确定为具有串扰区域的网格(“Y”)，赋予标志“1”，而对于被 确定为不具有串扰区域的网格(“^)，赋予标志“0”。该标志被劣化程度计算部分315用 来计算串扰强度。劣化程度计算部分315利用CAD数据中包括的电介质层的介电常数(对应于图21 中的“介电常数”)和厚度方向上布线图案之间的距离(对应于图21中的“厚度方向上布 线图案之间的距离(mm)”)来从图21的表格中选择每单位面积的噪声量(“每单位面积噪 声(mV) ”)，并且还利用CAD数据中包括的位置数据和图24中所示的提取对其执行计算的 布线图案之间的距离的结果(对应于图22中的“布线图案之间的距离(mm)”)来从图22 的表格中选择校正系数，并利用下式(5)计算每单位面积的串扰强度(串扰强度)=(每单位面积的噪声量)X(校正系数)···(5)上述电介质层的介电常数(图21的表格中所示的“介电常数”)是指印刷电路板 5中包括的存在于对其执行计算的布线图案之间的电介质层的介电常数。厚度方向上布线 图案之间的距离是指厚度方向上对其执行计算的布线图案之间的距离。厚度方向是垂直于 形成有布线图案的电介质层的表面的方向。在图18的示例中，电介质层的介电常数是存在 于对其执行计算的布线图案6B和6C之间的电介质层5c和5d的介电常数。厚度方向上布 线图案之间的距离是厚度方向上布线图案6B和6C之间的距离。另外，在从图22的表格中选择校正系数时，使用例如包括诸如图5A和5B中所示的数据的CAD数据的位置数据，并且利用该数据获得图22中所示的“实心偏离”。利用这样 获得的实心偏离，以及图24中所示的对其执行计算的布线图案之间的所提取的距离，从图 22的表格中提取校正系数。公式(5)是用于在考虑到第一因素和第二因素的情况下获得串扰区域的每单位 面积的串扰强度的公式，第一因素与厚度方向上的位置关系有关，第二因素与以平面图方 式获得的位置关系有关。图21的表格提供了在考虑到第一因素的情况下用于计算串扰区 域的每单位面积的串扰强度的每单位面积的噪声。图22的表格提供了用在公式(5)中的 校正系数，其用于根据第二因素校正在考虑到从图21的表格中获得的第一因素的情况下 获得的每单位面积的噪声，以获得在考虑到第一因素和第二因素两者的情况下串扰区域的 每单位面积的串扰强度。这样利用公式(5)由劣化程度计算部分315获得的每单位面积的串扰强度被从布 线图案6的起点到终点进行积分(以与实施例1中的特性阻抗相同的方式)，因而对于每个 布线图案6计算了串扰强度。提取处理部分316判定每个布线图案的串扰强度是否等于或大于预定强度，并提 取串扰强度等于或大于预定强度的布线图案6以用在实际测量测试中。之后，以与实施例1中相同的方式，分级处理部分317对布线图案6分级，过孔提 取处理部分318提取信号过孔9A和最近的GND过孔9B，并且处理结果显示部分319显示分 级结果和提取结果。因而，通过实施例2中的印刷电路板测试辅助设备，利用CAD数据计算了串扰区 域，并且计算了串扰强度。结果，可以通过选择传输具有高重要性级别的信号等的布线图案 6，来从大量的布线图案6中包括的具有高重要性级别的布线图案中识别具有大串扰量的 布线图案6。具有高重要性级别的布线图案6可以利用布线图案6的属性(例如，由布线图 案6传输的信号的信号名称)来选择。因此，可以不针对所有布线图案6执行计算，因而可 以减少处理量。另外，通过对具有大串扰强度的布线图案6提供由丝网印刷形成的标记，可以在 制造了印刷电路板5之后选择性地对具有大串扰强度的布线图案6执行实际测量测试。因 此，可以肯定地对具有大串扰强度的布线图案6执行实际测量测试，并且可以执行辅助以 使得可高效地执行实际测量测试。另外，可以在考虑到非常小的实心图案移除区域(图案移除区域)等的情况下计 算串扰强度。因此，可以在考虑到非常小的图案移除区域等的情况下提取对信号特性具有 很大影响的布线图案，以用于在制造了使用高速(高数据传输速率)信号的印刷电路板之 后执行的实际测量测试中。注意，可以将实施例1中的印刷电路板测试辅助设备和实施例2中的印刷电路板 测试辅助设备组合在一起。即，可以在考虑到特性阻抗劣化和串扰的影响两者的情况下提 取要用在实际测量测试中的布线图案6。[实施例3]根据上述实施例1中的印刷电路板测试辅助设备，劣化程度计算部分215获得特 性阻抗的特定值。实施例3中的印刷电路板测试辅助设备与上述实施例1中的印刷电路板 测试辅助设备的不同之处在于劣化程度计算部分215利用存在于从布线图案6的起点到
20终点的实心图案移除区域8的面积来确定信号特性的劣化程度。即，根据实施例3中的印刷 电路板测试辅助设备，实心图案移除区域8的面积被用作表示特性阻抗劣化程度的值。实 施例3的其他配置与实施例1中的印刷电路板测试辅助设备相同，并且对相同的部分/组 件赋予相同的标号，且省略了其描述。另外，以上用于描述实施例1中的印刷电路板测试辅 助设备的功能的图6也被用于描述实施例3中的印刷电路板测试辅助设备的功能。实施例3中的劣化程度计算部分215从布线图案6的起点到终点对由面积计算部 分214计算的实心图案移除区域8的面积进行积分，并因而获得从布线图案6的起点到终 点、存在于对其计算特性阻抗劣化程度的宽度方向上的范围内的实心图案移除区域8的面 积。实施例3中的劣化程度计算部分215并不使用用在上述公式(2)中的图8所示的“增 大系数”，并且公式(2)中的“该区间的实心图案移除区域(mm2)”被从布线图案6的起点到 终点进行积分，并且利用从这样对面积积分而获得的值(下文中称为积分面积值，或者实 心图案移除区域的面积值)来确定特性阻抗劣化程度。实施例3中的提取处理部分216从劣化程度计算部分215已对其获得了实心图案 移除区域8的面积的多个布线图案6中提取积分面积值等于或大于标准值的布线图案。实施例3中的分级处理部分217根据这样获得的实心图案移除区域8的面积值对 布线图案6分级，并创建数据，在该数据中根据实心图案移除区域8的面积值按降序对布线 图案6分类。图25A和25B图示了由实施例3中的印刷电路板测试辅助设备获得的分级结果和 提取结果。图25A和25B中的分级结果和提取结果图示了由分级处理部分217提供的分级 结果和由过孔提取处理部分218提供的提取结果。图25A图示了来自第一至第五等级的No. 10、15、25、64和52的布线图案6的分级 结果，以及分别连接到布线图案No. 10、15、25、64和52的信号过孔9A的提取结果。注意， 在图25A的示例中，对实心图案移除区域8的面积的判定标准被确定为2. 5mm2,并且在这种 情况下，实心图案移除区域8的面积等于或大于判定标准的布线图案是No. 10、15和25的 三个布线图案6。图25B图示了与No. 10、15和25的三个布线图案最近的GND过孔9B的提取结果。管理部分220将指示出图25A和25B中所示的分级结果和提取结果的数据存储在 HDD 24 中。这样存储在HDD 24中的分级结果可以用于向印刷电路板5提供通过丝网印刷形 成的标记。从而，以与实施例1相同的方式，可以在制造了印刷电路板5之后执行实际测量 测试时很容易选择具有大的特性阻抗劣化程度的布线图案6。因而，通过实施例3中的印刷电路板测试辅助设备，以与实施例1相同的方式，利 用CAD数据计算了实心图案移除区域8的面积，并且基于实心图案移除区域8的面积计算 了特性阻抗劣化程度。结果，可以通过选择传输具有高重要性级别的信号等的布线图案6， 来从大量的布线图案6中包括的具有高重要性级别的布线图案中识别具有大的信号特性 劣化程度的布线图案6。具有高重要性级别的布线图案6可以利用布线图案6的属性(例 如，信号名称)来选择。因此，可以不针对所有布线图案6执行计算，因而可以减少处理量。 另外，可以在考虑到非常小的实心图案移除区域(图案移除区域)等的情况下计算特性阻 抗劣化程度。因此，可以在考虑到非常小的图案移除区域等的情况下提取对信号特性具有很大影响的布线图案，以用在制造了印刷电路板之后执行的实际测量测试中。另外，通过对具有大特性阻抗劣化程度的布线图案6提供由丝网印刷形成的标 记，可以在制造了印刷电路板5之后选择性地对具有大特性阻抗劣化程度的布线图案6执 行实际测量测试。因此，可以肯定地对具有大特性阻抗劣化程度的布线图案6执行实际测 量测试，并且可以执行辅助以使得可高效地执行实际测量测试。注意，在实施例3中，与在实施例1中计算特性阻抗的偏移不同，获得的是引起信 号特性的劣化的实心图案移除区域的面积，从而提取要用在实际测量测试中的布线图案。然而，这样利用引起信号特性的劣化的区域面积来提取用于实际测量测试的布线 图案的情况也可以应用于实施例2。在应用于实施例2的情况下，可以基于串扰区域的面积 的计算结果来提取要用于实际测量测试的布线图案。因而，通过实施例3中的印刷电路板测试辅助设备，以与实施例1和2相同的方 式，利用CAD数据计算了引起信号特性的劣化的实心图案移除区域8的面积或者串扰区域 的面积，并且基于实心图案移除区域8的面积或者串扰区域的面积计算了信号特性的劣化 程度。结果，可以通过选择传输具有高重要性级别的信号等的布线图案6，来从大量布线图 案6中包括的具有高重要性级别的布线图案中识别具有大的信号特性劣化程度的布线图 案6。具有高重要性级别的布线图案6可以利用布线图案6的属性(例如，信号名称)来选 择。因此，可以不针对所有布线图案6执行计算，因而可以减少处理量。另外，可以在考虑 到非常小的实心图案移除区域(图案移除区域)等的情况下计算信号特性的劣化程度。因 此，可以在考虑到非常小的图案移除区域等的情况下提取对信号特性具有很大影响的布线 图案，以用在制造了印刷电路板之后执行的实际测量测试中。另外，通过对具有大信号特性劣化程度的布线图案6提供由丝网印刷形成的标 记，可以在制造了印刷电路板5之后选择性地对具有大信号特性劣化程度的布线图案6执 行实际测量测试。因此，可以肯定地对具有大信号特性劣化程度的布线图案6执行实际测 量测试，并且可以执行辅助以使得可高效地执行实际测量测试。因而，在本发明的实施例中，可以提供一种印刷电路板测试辅助设备、印刷电路板 测试辅助方法和计算机可读信息记录介质，其用于高效地辅助将在制造了高密度安装印刷 电路板之后执行的实际测量测试。这里记载的所有示例和条件语言都用于教育目的，以帮助阅读者理解本发明和发 明人对现有技术作出贡献的概念，并且应当被解释为不局限于这里具体记载的示例和条 件，并且说明书中这些示例的组织也并不涉及本发明的优点或缺点的表示。尽管已详细描 述了本发明的实施例，但是应当理解，在不脱离本发明的精神和范围的前提下可进行各种 改变、替换和变更。
权利要求
一种印刷电路板测试辅助设备，其辅助形成在印刷电路板上的布线图案的测试，所述印刷电路板测试辅助设备包括第一数据库，该第一数据库以使得指示出所述布线图案的属性和位置的属性信息和位置信息与所述布线图案相关联的方式，存储所述属性信息和所述位置信息；第二数据库，该第二数据库存储位置信息和尺寸信息，该位置信息和尺寸信息指示出存在于设在所述印刷电路板中的实心图案中的图案移除区域的位置和尺寸；第三数据库，该第三数据库存储劣化程度信息，该劣化程度信息指示出相对于所述布线图案和所述图案移除区域之间的位置关系以及所述图案移除区域的尺寸的、所述布线图案中的信号特性的劣化程度；输入部分，该输入部分被输入布线图案的属性信息；劣化程度处理部分，该劣化程度处理部分基于与输入到所述输入部分的属性信息相对应的所述布线图案的位置信息、所述图案移除区域的位置信息和尺寸信息、以及所述劣化程度信息，来获得与输入到所述输入部分的属性信息相对应的所述布线图案中的信号特性的劣化程度；以及提取处理部分，该提取处理部分从劣化程度已被所述劣化程度处理部分获得了的布线图案中提取劣化程度等于或大于预定程度的布线图案以用于实际测量测试。
2.如权利要求1所述的印刷电路板测试辅助设备，还包括第四数据库，该第四数据库存储指示出连接到所述布线图案的信号过孔在所述印刷电 路板的正面侧或反面侧上的位置的位置信息；以及过孔提取部分，该过孔提取部分从所述第四数据库中提取连接到由所述提取处理部分 提取的布线图案的信号过孔的位置信息。
3.如权利要求1所述的印刷电路板测试辅助设备，其中所述劣化程度处理部分利用所述图案移除区域的面积数据作为所述图案移除区域的 尺寸信息来获得所述布线图案中的信号特性的劣化程度。
4.如权利要求3所述的印刷电路板测试辅助设备，其中所述劣化程度处理部分以平面图方式利用相对于所述布线图案位于宽度方向上的预 定范围内的图案移除区域的面积数据来获得所述布线图案中的信号特性的劣化程度。
5.如权利要求3所述的印刷电路板测试辅助设备，其中所述劣化程度处理部分以预定面积单位划分所述图案移除区域，并且针对所述图案移 除区域的每一预定面积单位获得所述布线图案中的信号特性的劣化程度。
6.如权利要求5所述的印刷电路板测试辅助设备，其中所述预定单位面积由侧边限定，该侧边是基于通过所述布线图案传输的信号的下降时 间或上升时间以及所述布线图案中信号的传播速度确定的。
7.如权利要求1所述的印刷电路板测试辅助设备，还包括分级处理部分，该分级处理部分根据信号特性的劣化程度对所述布线图案分级。
8.如权利要求1所述的印刷电路板测试辅助设备，其中所述布线图案中的信号特性的劣化程度包括由所述布线图案的特性阻抗的改变或者 所述布线图案中发生的串扰引起的信号特性的劣化程度。
9.一种印刷电路板测试辅助方法，用于利用计算机辅助形成在印刷电路板上的布线图案的测试，所述印刷电路板测试辅助方法包括使用第一数据库、第二数据库和第三数据库，所述第一数据库以使得指示出所述布线 图案的属性和位置的属性信息和位置信息与所述布线图案相关联的方式，存储所述属性信 息和所述位置信息，所述第二数据库存储位置信息和尺寸信息，该位置信息和尺寸信息指 示出存在于设在所述印刷电路板中的实心图案中的图案移除区域的位置和尺寸，所述第三 数据库存储劣化程度信息，该劣化程度信息指示出相对于所述布线图案和所述图案移除区 域之间的位置关系以及所述图案移除区域的尺寸的、所述布线图案中的信号特性的劣化程 度；基于与输入到输入部分的属性信息相对应的所述布线图案的位置信息、所述图案移除 区域的位置信息和尺寸信息、以及所述劣化程度信息，来获得与输入到所述输入部分的属 性信息相对应的所述布线图案中的信号特性的劣化程度；以及从劣化程度已被通过获得步骤获得了的布线图案中提取劣化程度等于或大于预定程 度的布线图案以用于实际测量测试。
10. 一种实现印刷电路板测试辅助程序的计算机可读信息记录介质，所述印刷电路板 测试辅助程序在被计算机处理器执行时执行印刷电路板测试辅助方法，所述印刷电路板测 试辅助方法包括使用第一数据库、第二数据库和第三数据库，所述第一数据库以使得指示出所述布线 图案的属性和位置的属性信息和位置信息与所述布线图案相关联的方式，存储所述属性信 息和所述位置信息，所述第二数据库存储位置信息和尺寸信息，该位置信息和尺寸信息指 示出存在于设在所述印刷电路板中的实心图案中的图案移除区域的位置和尺寸，所述第三 数据库存储劣化程度信息，该劣化程度信息指示出相对于所述布线图案和所述图案移除区 域之间的位置关系以及所述图案移除区域的尺寸的、所述布线图案中的信号特性的劣化程 度；基于与输入到输入部分的属性信息相对应的所述布线图案的位置信息、所述图案移除 区域的位置信息和尺寸信息、以及所述劣化程度信息，来获得与输入到所述输入部分的属 性信息相对应的所述布线图案中的信号特性的劣化程度；以及从劣化程度已被通过获得步骤获得了的布线图案中提取劣化程度等于或大于预定程 度的布线图案以用于实际测量测试。
全文摘要
本发明公开了印刷电路板测试辅助设备和印刷电路板测试辅助方法。该印刷电路板测试辅助设备包括输入部分，被输入布线图案的属性信息；劣化程度处理部分，基于与输入到输入部分的属性信息相对应的布线图案的位置信息、图案移除区域的位置信息和尺寸信息以及劣化程度信息，获得与输入到输入部分的属性信息相对应的布线图案的信号特性的劣化程度；以及提取处理部分，从劣化程度已被劣化程度处理部分获得了劣化程度的布线图案中提取劣化程度等于或大于预定程度的布线图案以用于实际测量测试。
文档编号G01R31/28GK101963651SQ20101023559
公开日2011年2月2日 申请日期2010年7月21日 优先权日2009年7月22日
发明者锷本大太 申请人:富士通株式会社