专利名称：电容值测定方法
技术领域：
本发明涉及采用CBCM(Charge Based Capacitance Measurement基于充电的电容测量)电路的电容值测定方法。
图7为采用传统CBCM法的CBCM电路结构的电路图。如图所示，PMOS晶体管MP1及NMOS晶体管MN1串联，PMOS晶体管MP2与NMOS晶体管MN2串联。PMOS晶体管MP1的电源与电源座52相连，PMOS晶体管MP2的电源则与电源座54相连，NMOS晶体管MN1及MN2的电源均与接地电平连接。此外，在PMOS晶体管MP1及MP2的栅极上施加PMOS栅极电位Gp，在NMOS晶体管MN1及MN2的栅极施加NMOS栅极电位Gn。
在NMOS晶体管MN1的漏极(结点N1)与电源间设置标准电容Cref(电容值＝Cm(伪电容))，在NMOS晶体管MN2的漏极(结点N2)与电源间设置测试电容Ctst(电容值＝Cm+Ct(目标电容))。图7所示的CBCM电路的目的是测定目标电容Ct。
图8为图7所示CBCM电路动作的时间图。下面参照该图，说明采用传统CBCM电路的电容值测定动作。
如该图所示，PMOS栅极电位Gp及NMOS栅极电位Gn的输入电压波形在任何时间，NMOS晶体管MN1、MN2及PMOS晶体管MP1、MP2中，都至少有一方是截止的。因此，从PMOS晶体管MP1至NMOS晶体管MN1或从PMOS晶体管MP2至NMOS晶体管MN2不会产生直通电流。
如图8所示，在时刻t1～t2之间，导通PMOS晶体管MP1及MP2，从电源座52及54提供Ir、It给标准电容Cref及测试电容Ctst充电。其间，由于NMOS晶体管MN1及MN2均处于截止状态，因此与标准电容Cref、测试电容Ctst连接的结点N1、N2的电位均达到了电源电位Vdd。
在时刻t2～t3之间，PMOS晶体管MP1、MP2，NMOS晶体管MB1、MN2全部变为截止。为了理想地保存充入标准电容Cref、测试电容Ctst中的电荷，结点N1、N2的电位维持在电源电位Vdd。
在时刻t3～t4之间，由于只有NMOS晶体管MN1及MN2为导通，因此，充入标准电容Cref、测试电容Ctst的电荷将放电至接地电平，结点N1、N2的电位达到接地电位Vss。
在时刻t4～t5之间，所有MOS晶体管均处于截止状态。理想地维持着标准电容Cref、测试电容Ctst放完电时的电位接地电位Vss。
以上为动作的1个周期T(t1～t5)，之后则重复上述动作。测定装置观测的是电流Ir、It的时间平均值。假定栅极输入波形(Gp、Gn)频率为f(＝1/T)，则可通过如下(1)、(2)公式求出目标电容值Ct。
Ic＝It-Ir … (1)Ct=Ctst-Cm=IcVdd·f...(2)]]>CBCM的长处在于如(1)、(2)式所示，可除去伪电容(寄生电容)Cm，得到所希望的目标电容Ct。
如上所述，采用CBCM法可测出电容值。但采用CBCM线路的电容值测定方法中，测试电容Ctst中存在电荷的泄漏。当该泄漏量与充电电流相比无法忽视时(例如在1％以上)，如果将观测到的电流It作为充电电流，就会出现测定的电容值的误差。
图9为假定泄漏电流不存在时测试电容Ctst侧的等价电路的示意电路图。如图所示，当泄漏电流不存在时，等价于测试电容Ctst与电阻Rs(晶体管电阻等)串联的结构。
图10为假定泄漏电流存在时测试电容Ctst侧的等价电路的示意电路图。如图所示，当泄漏电流存在时，变为向测试电容Ctst增加并联电阻Rt的结构。
图11为泄漏电流存在时CBCM电路的等价电路示意图。如图所示，图10所示电路结构连接在NMOS晶体管MN2的漏极与电源间，电源座54供给的电流It在向测试电容Ctst流入电流ICt的同时，也向电阻Rt流入电流IRt。
图12为泄漏电流问题点提出说明图。如图所示，即使是从PMOS栅极电位Gp将PMOS晶体管MP1置于导通状态的期间(即NMOS晶体管MN1应为截止状态的期间)，电流IRt仍然作为泄漏电流在流动。
采用传统CBCM法的电容值测定(抽出)是假定电源电压Vdd侧观测到的电流全部为构成CBCM电路的MOS晶体管与测试电容Ctst及伪电容Cm的电荷充电。因此，当泄漏电流发生时，实际上通过电阻Rt的泄漏电流电荷也被当作充电电荷，即测出的电容值大于实际的电容值，这就是CBCM法的问题所在。
本发明第一方面的电容值测定方法，是测定连接到包含充电晶体管的CBCM(Charge Based Capacitance Measurement)电路上的测定对象电容的电容值测定方法，它包括(a)将以指定周期控制上述充电晶体管导通/截止动作的第1控制信号赋予上述充电晶体管，测定通过上述充电晶体管供给上述测定对象电容的第1测试电流的电流量的步骤，(b)将以上述指定周期控制上述充电晶体管导通/截止动作的第2控制信号赋予上述充电晶体管，测定通过上述充电晶体管供给上述测定对象电容的第2测试电流的电流量的步骤。并包括将上述第2控制信号指示上述充电晶体管的导通状态时间设定为第1控制信号指示上述充电晶体管的导通状态时间的指定倍数，(c)根据上述第1及第2测试电流，除去随上述测定对象电容产生的泄漏电流，算出只用于上述测定对象电容充电的电容电流的电流量的步骤，(d)算出适合上述电容电流的电流量的充电频率的步骤，(e)根据上述电容电流的电流量及上述充电频率，计算出上述测定对象电容的电容值的步骤。
本发明的第二方面为，在第一方面的电容值测定方法中，将上述第2控制信号从截止状态指示电平转移到导通状态指示电平的导通转移时间设定为上述第1控制信号中的上述导通转移时间的指定倍数。
本发明的第三方面为，在第一方面的电容值测定方法中，将上述第1及第2控制信号从导通状态指示电平转移到截止状态指示电平的截止转移时间设定得比上述第1控制信号的上述导通转移时间短。
图2是表示PMOS栅极电位的信号波形的波形图。
图3是表示PMOS栅极电位的信号实例详细的波形图。
图4是表示图3的一部分的电容电流及泄漏电流的模拟结果的波形图。
图5是表示PMOS栅极电位的信号实例详细的波形图。
图6是表示图5部分泄漏电流的模拟结果的波形图。
图7是表示采用传统CBCM法的CBCM线路结构的线路图。
图8是表示图7所示CBCM用电路动作的时间图。
图9是表示假定没有泄漏电流的测试电容t侧的等价电路的电路图。
图10是表示假定有泄漏电流的测试电容侧的等价电路的电路图。
图11是表示有泄漏电流时的CBCM电路的等价电路的电路图。
图12是泄漏电流问题点指出用说明图。
Cm伪电容Ctst测试电容MN1、MN2 NMOS晶体管MP1、MP2 PMOS晶体管参照该图，在S1步骤中，采用正常PMOS栅极电位Gp1作为以指定周期导通/截止控制PMOS晶体管MP1及MP2的PMOS栅极电位Gp，测定相当于(1)式电流IC的测试电流ICnorm。
之后，在S2步骤中，采用“L”期间及下降时间为正常PMOS栅极电位Gp1的等比倍导通期间等比倍数的PMOS栅极电位Gp2作为PMOS栅极电位Gp，测定相当于(1)式中电流IC的测试电流ICrat。因此，电流ICnorm与ICrat均除去了伪电容Cm的充电电流Ir。
图2为正常PMOS栅极电位Gp1及导通期间等比倍数PMOS栅极电位Gp2的波形图。正常PMOS栅极电位Gp1具有通常采用的PMOS导通时间PW(“L”时间)及下降时间TF(导通迁移时间)。且Von为CBCM电路的MOS晶体管用动作电压。
尽管导通期间等比倍数PMOS栅极电位Gp2的PMOS晶体管MP1及MP2与导通/截止周期与正常PMOS栅极电位Gp1相同，但是负载、转换速率却不相同。
即，如图2所示，导通期间等比倍数PMOS栅极电位Gp2的PMOS导通时间设定为正常PMOS栅极电位Gp1的PMOS导通时间PW的等比倍数rat倍长(PW×rat)，下降时间则设定为下降时间TF的等比倍数rat(TF×rat)。
此外，还可通过将正常PMOS栅极电位Gp1及导通期间等比倍数PMOS栅极电位Gp2的下降时间(ON迁移时间)各自设定为比下降时间TF足够短的方式，抑制因PMOS晶体管栅极电容等目标电容放电动作引起的误差。
图3为正常PMOS栅极电位Gp1及导通期间等比倍数PMOS栅极电位Gp2的信号详细波形图。图4为图3领域A1中的电流ICt及电流IRt的模拟结果波形图。此处将等比倍数rat设为“2”。
如图4所示，由于流过泄漏成分即电阻Rt的泄漏电流IRt依赖于结点N2的电位，因此，只要下降时间TF足够长，流经电阻Rt的电荷量也会为等比倍数rat(＝2)倍。而电流ICt仅在测试电容Ctst的充电瞬间流过，因此，正常PMOS栅极电位Gp1与导通期间等比倍数PMOS栅极电位Gp2间不会出现电荷量差异。
图5为正常PMOS栅极电位Gp1及导通时间等比倍数PMOS栅极Gp2的信号详细波形图。图6表示以等比倍数rat规格化(任意单位)图5领域A2中的泄漏电流IRt后的模拟结果波形图。此处等比倍数设定为“2”。
如图6所示，泄漏电流IRt的电流值在正常PMOS栅极Gp1时与在导通期间等比倍PMOS栅极Gp2时是一致的。因此，在PMOS栅极电位Gp的1个周期中，泄漏电流IRt流动时间为施加等比倍数rat倍长的导通时间等比倍PMOS栅极电位Gp2时的泄漏电流IRt可通过施加正常PMOS栅极电位Gp1时的等比倍数rat倍的电流量来测定。
从图3～图6所示的模拟结果可知，相对于使用正常PMOS栅极电位Gp1，使用导通时间等比倍数PMOS栅极电位Gp2时，虽然泄漏电流IRt的单位时间电荷量(即电流的时间平均值)变为等比倍数rat倍，但电流ICt的单位时间电荷量却没有发生变化。
返回图1，在S3步骤中，根据电流ICnorm及电流ICrat，采用(3)式，除去泄漏电流IRt，算出仅由电容电流ICt组成的电容电流CIC的电流量。
CIC＝rat·ICnorm-ICrat … (3)如前所述，由于电流ICrat与电流ICnorm相比，测定的是等比倍数rat倍的泄漏电流IRt的电流量，因此执行(3)式得到的电容电流CIC中已完全除去泄漏电流。
接下来，在S4步骤中，算出充电频率frat。由于电流ICnorm与电流ICrat的电流ICt值相同，因此，通过在步骤S3中执行(3)式，就可算出相当于(rat-1)×ICt电流量的电容电流CIC。即等价于进行了(rat-1)次的充电，因此可执行下述的4(式)，求出充电频率frat。
frat＝(rat-1)·f … (4)在S5步骤中，根据电容电流CIC及充电频率frat，执行以下的(5)式，求出目标电容CCt。CCt=Ctst-Cm=CICVdd·frat...(5)]]>(模拟验证结果)此处根据目标电容Ct(CCt)＝100fF、泄漏用电阻Rt＝100KΩ、电阻Rs＝1200Ω、伪电容Cm＝0F时的模拟得到的电流ICnorm及电流ICrat，以实施形态的电容值测定方法求目标电容，结果目标电容CCt为102fF，误差控制在了2％内。
上述目标电容Ct(CCt)、电阻Rt及电阻Rs的值是采用现有的双频率法，从绝缘膜厚1.6nm(通过偏光分析法测出的值)的MOSFET抽出的目标电容Ct、电阻Rs及抽出值1/10左右(以易于产生泄漏电流)的电阻Rt。
而根据(1)式及(2)式，用传统电容值测定方法求出的目标电容Ct为1.4pF，误差达到1400％。
可见，实施形态的电容值测定方法可通过在步骤S3中运算(3)式，正确求出仅用于测试电容Ctst充电的电容电流CIC的电流量。
其结果是通过执行之后的步骤S4及S5，即可算出除去了附随测试电容Ctst发生的泄漏电流后正确的测试电容Ctst的电容值。
由于此时导通期间等比倍PMOS栅极电位Gp2加到“L”时间内，下降时间也设定为等比倍数rat倍，因此，可以通过可靠除去泄漏电流，得到正确的上述电容电流的电流量。
此外，本实施形态中NMOS栅极电位Gn的信号波形无论PMOS栅极电位Gp为正常PMOS栅极电位Gp1还是为导通期间等比倍数PMOS栅极电位Gp2，均设定在可充分放电的负载、转换速率上。此时，也可以在正常PMOS栅极电位Gp1与导通期间等比倍数PMOS栅极电位Gp2时，将NMOS栅极电位Gn的波形内容变得不一样。
如上所述，通过执行本发明第一方面的电容值测定法步骤(a)、(b)测出的第1及第2测试电流的电流量为上述电容电流与上述泄漏电流的电流量之和。
不过，第2测试电流与第1测试电流相比，电容电流相同，泄漏电流则为指定倍数电流量。
因此，在步骤(c)中将第1测试电流的电流量设定为上述倍数后，通过进行采取与第2测试电流的电流量的差值等的运算，即可正确算出只用于测定对象电容的充电电容电流的电流量。
其结果是通过执行之后的步骤(d)与(e)，可正确地算出除去附随测定对象电容发生的泄漏电流的正确测定对象电容的电容值。
本发明第二方面的电容值测定方法可通过将第2控制信号的导通迁移时间也设定为第1控制信号的指定倍数的方式，来得到更加正确的上述电容电流的电流量，结果可计算出高精度的测定对象电容的电容值。
本发明第三方面的电容值测定方法可通过充分缩短导通迁移状态时间，抑制因测定对象电容放电而产生的误差。
权利要求
1.连接到包含充电晶体管的CBCM(Charge Based CapacitanceMeasurement基于充电的电容测量)电路上的测定对象电容的电容值测定方法，该测定方法具备如下步骤(a)将以指定周期控制上述充电晶体管导通/截止动作的第1控制信号赋予上述充电晶体管，测定通过上述充电晶体管供给上述测定对象电容的第1测试电流的电流量的步骤，(b)将以上述指定周期控制上述充电晶体管导通/截止动作的第2控制信号赋予上述充电晶体管，测定通过上述充电晶体管供给上述测定对象电容的第2测试电流的电流量的步骤；并将上述第2控制信号指示上述充电晶体管的导通状态时间设定为第1控制信号指示上述充电晶体管的导通状态时间的指定倍数，(c)根据上述第1及第2测试电流，除去随上述测定对象电容产生的泄漏电流，算出只用于上述测定对象电容充电的电容电流的电流量的步骤，(d)算出适合上述电容电流的电流量的充电频率的步骤，(e)根据上述电容电流的电流量及上述充电频率，计算出上述测定对象电容的电容值的步骤。
2.如权利要求1所述的电容值测定方法，其特征在于，将上述第2控制信号从截止状态指示电平迁移到导通状态指示电平的导通迁移时间设定为上述第1控制信号的上述导通迁移时间的上述指定倍数。
3.如权利要求2所述的电容值测定方法，其特征在于，将上述第1及第2控制信号从导通状态指示电平迁移到截止状态指示电平的截止迁移时间均设定得比上述第1控制信号的上述导通迁移时间短。
全文摘要
本发明提供即使产生无法忽视测定对象电容的泄漏电流，也可以测定正确电容值的电容值测定方法。在步骤S1，采用正常的PMOS栅极电位Gp1作为以一定周期控制PMOS晶体管MP1及MP2的导通/截止的PMOS栅极电位Gp，测定测试电流ICnorm。在步骤S2，采用“L”期间及下降时间为正常PMOS栅极电位Gp1的等比倍的导通时间等比倍PMOS栅极电位Gp2，作为PMOS栅极电位Gp，测出电流ICrat。在步骤S3，根据电流ICnorm及电流ICrat，除去泄漏电流IRt，计算出仅由电容电流ICt构成的电容电流CIC的电流量。在步骤S5，根据电容电流CIC及步骤S4求出的充电频率frat，求出目标电容CCt。
文档编号G01R27/26GK1467807SQ0310417
公开日2004年1月14日 申请日期2003年2月12日 优先权日2002年6月7日
发明者冈垣健, 谷泽元昭, 国清辰也, 也, 昭 申请人:三菱电机株式会社
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
