专利名称：包括参考电容器的微机电压力传感器的制作方法
包括参考电容器的微机电压力传感器要求优先权本申请要求享有2010年9月20日提交的标题为“ INTEGRATED PRESSURESENSOR(集成的压力传感器)”的美国临时专利申请N0.61/384，320的优先权，该专利申请以全文引用的方式并入本文中。本申请与以下专利申请相关:2010年8月3日提交的标题为“MICROMACHINEDINERTIAL SENSOR DEVICES (微机械惯性传感器设备)”的美国专利申请N0.12/849，742、2010 年 8 月 3 日提交的标题为 “MICROMACHINED DEVICES AND FABRICATING THE SAME (微机械设备及制造这种微机械设备)”的美国专利申请N0.12/849，787,2010年9月20日提交的标题为“TSV WITH REDUCED SHUNT CAPACITANCE (具有减小的并联电容的TSV) ”的美国临时专利申请N0.61/384，319、2011年9月18日提交的标题为“SEALED PACKAGINGFOR MICROELECTROMECHANICAL SYSTEMS (用于微机电系统的密封封装)”的PCT专利申请 N0.PCT/US2011/052060 以及 2010 年 9 月 18 日提交的标题为 “MICROMACHINEDM0N0LITHIC6-AXIS INERTIAL SENSOR(微机械单片六轴惯性传感器)”的美国临时专利申请N0.61/384，240，这些专利申请中的每个专利申请都以全文引用的方式并入本文中。
背景技术：
包括微机电系统(MEMS)压力换能器在内的压力换能器(例如，麦克风)可以被用在电子设备中以执行各种功能(例如，记录或播放声音)。随着技术发展，下一代电子设备的设计者需要更小的、更容易制造和使用的并且更便宜的压力换能器。
在附图中(这些附图不一定是按照比例绘制的)，相同的数字能够描述不同视图中的类似部件。具有不同字母后缀的相同数字能够表示类似部件的不同示例。附图通过示例而非限制的方式概括地示例了本申请中所讨论的各个实施例。图1A是沿线1A—1A截取的图1B中的传感器的横截面。图1B是根据一个示例的压力传感器。图2示出了根据一个示例的活性电极(active electrode),该活性电极被粘合到晶圆(wafer)以形成竖直集成的压力传感器。图3示出了根据一个示例的经芯片级封装的压力传感器，该经芯片级封装的压力传感器将硅通孔晶圆当作衬底使用，并且使用焊接凸点(solder bump)将该传感器连接到集成电路晶圆并将该集成电路晶圆连接到印刷电路板。图4A是根据一个示例的未被加工的晶片(die)。图4B示出了根据一个示例的在将晶圆蚀刻成包括孔开口(via opening)之后的
曰
曰曰/T ο图4C示出了根据一个示例的在第一晶圆的已蚀刻部分上生长氧化物之后的晶片。
图4D示出了根据一个示例的在已生长的氧化物上沉积薄膜之后的晶片。图4E示出了根据一个示例的在从已生长的氧化物的底侧去除薄膜之后的晶片。图4F示出了根据一个示例的在从已生长的氧化物的顶侧去除薄膜之后的晶片。图4G示出了根据一个示例的在已生长的氧化物的顶侧上沉积掩模之后的晶片。图4H示出了根据一个示例的在沉积掩模、对已生长的氧化物进行缓冲氧化物蚀刻之后的晶片。图41示出了根据一个示例的在缓冲氧化物蚀刻、干蚀刻出孔凹部之后的晶片。图4J示出了根据一个示例的在干蚀刻出孔凹部、去除掩模之后的晶片。图4K示出了根据一个示例的在将绝缘体层上的无硅晶片的顶部部分耦合到孔层，并且将硅晶片的顶部部分耦合到该硅晶片的底部部分以限定该硅晶片的顶部部分和该硅晶片的底部部分之间的腔之后的晶片。图4L示出了根据一个示例的在切除底部部分之后的晶片。图4M示出了根据一个示例的在被切除的底部部分上生长电介质之后的晶片。图4N示出了根据一个示例的在经切除的底部部分上的电介质内蚀刻出一图案之后的晶片。图40示出了根据一个示例的在将导体沉积到图案内之后的晶片。图4P示出了根据一个示例的在顶部部分中蚀刻出一顶部硅端口之后的晶片。图4Q示出了根据一个示例的从顶部硅端口的内部对已生长的氧化物进行蚀刻之后的晶片。
具体实施例方式除了其他方面以外，本申请还讨论了基于MEMs的压力传感器(例如，麦克风)。这些基于MEMs的压力传感器正迅速地成为手机和其他便携式音频设备的技术选择。性能、成本和尺寸是有助于任何便携式/手持式压力传感器技术最终成功的关键因素。本申请讨论了这种设备的结构，包括如何制造和使用它们。图1A是沿线1A—1A截取的图1B中的传感器的横截面。图1B是根据一个示例的压力传感器。本文中所讨论的示例提供了一种以小晶片尺寸提供改进性能的绝对压力传感器。一个示例提供了压力测量电容器Cp的活性电极。一个示例提供了一种基本或根本不随压力改变的参考电容器CMf。一个不例提供了一个朝电容器Cp和参考电容器CMf敞开的压力端口，并且在单晶圆上提供很少的电气连接或没有提供电气连接。在一个示例中，传感器与所有介质都是兼容的。在一个示例中，娃晶片或者晶圆或者晶圆组件(assembly)包括振动隔膜124,该晶片具有:娃晶片底部126、与娃晶片底部126相对的娃晶片顶部128 ;顶部娃晶片端口124，其从硅晶片顶部穿过硅晶片延伸至振动隔膜的顶部；以及底部硅晶片端口 110，其从硅晶片底部延伸至振动隔膜的底部。在一个示例中，底部硅晶片端口 110的横截面比顶部娃晶片端口 124的横截面大。在一个不例中，电容器电极116被设置为沿着娃晶片底部126横跨底部娃晶片端口 124。在一个不例中，电容器电极116包括第一信号产生部分142。在一个示例中，第一信号产生部分142与顶部硅晶片端口 124是共同延伸的。在一个示例中，电容器电极包括第二信号产生部分114。在一个示例中，第二信号产生部分围绕第一部分142。在一个不例中，顶部娃晶片端口 124具有圆形的横截面。在一个不例中，底部娃晶片端口 110具有圆形的横截面。在一个示例中，电容器电极116是对包括底部硅晶片端口 110的腔进行限定的层。在一个不例中，腔被配置成在相对于大气的真空下被密封，振动隔膜被暴露于该大气中。在一个示例中，密封是气密的。在一个示例中，晶片100由包括振动隔膜的底部部分144和连接到该底部部分的顶部部分146形成。在一个示例中，硅晶片的顶部部分146在包括二氧化硅的层104处接合到该硅晶片的底部部分144。在一个示例中，来自腔110的差分测量能够使一个或多个共模误差(例如，温度、压力泄漏、电子电荷注入等)被消除，这改善了性能。在一个示例中，在所施的压力下，膜变弯曲，使得Cp改变。在一个示例中，Cm上的区域比膜厚，并且在所施的压力下弯曲较小。在一个示例中，膜挠度是与膜厚度的立方成比例的，因此对于Cref而言，它容易实现较小挠度或无挠度。在一个示例中，对于气压测量而言，直径为300微米、厚度为13微米的膜与直径为460微米的Cref被结合使用，460微米的直径与Cp的周长相符。在一个示例中，在Cref和(；之间(例如在它们周围，例如环绕它们)延伸10微米的间隙。在一个示例中，通过这些参数，Cref的压力灵敏度约是Cp的压力灵敏度的1/1000，从而提供了性能良好的参考电极。在一个不例中，对于 上述尺寸，Cp电极具有0.09mm2的电容。在一个不例中，使用I微米的间隙122，Cp将等于0.8皮法。在一个示例中，高性能低功率电子设备的噪声密度约为IOzF/ V Hz，对于IHz带宽得到1/80000000的分辨率。在一个示例中，这提供了 26位的分辨率。在一个不例中，对于气压范围而言，这样的分辨率包括等于Cp的约50%的满量程。在一个示例中，这样构造的电容器具有约0.5cm(0.2”)高度的分辨率。在一个不例中，电容器电极层116由金属(例如，AlGe、AuSn、Cu等)形成。在一个示例中，电容器电极层116可被用于将晶圆100粘合到衬底112，以创建参考真空腔110。在一个不例中，粘合是气密的。在一个不例中，同一金属可被用于形成Cp电极116和Cref电极114中的一个或两个。在一个示例中，这种电极的金属温度系数约为10至20ppm/°C。在一个示例中，随着温度变化，在Cp和Cref之间设置的间隙120随着温度波动而变化，这可以导致温度误差。本主题提供了解决这种误差的多种益处。在一个示例中，第一水平的温度共模抑制通过具有相似厚度的粘合(bond)金属和电极金属来实现。在一个示例中，第二水平的温度共模抑制通过形成同一材料或连续材料的Cp电极和CMf电极来形成。在一个示例中，娃熔融粘合(fusion bond)被用于产生粘合剂108,以将电容器电极层Cp和CMf (包括活性电极)粘合到传感器的其他部分。因此，在某些示例中，(；和(；#通过多种工艺(包括但不限于扩散、离子植入、多晶硅和/或薄膜沉积)中的任何一种工艺被形成。在一个示例中，对于这样形成的电容器电极而言，由于熔融粘合提供了单晶硅，因此不需要上述的第一水平的温度共模抑制。第二水平的共模抑制与上述的共模抑制相似。在一个示例中，传感器可以使用以下三种掩模中的一种或多种制造:压力传感器腔、间隙腔和电极图案。图2示出了根据一个示例的活性电极，该活性电极被粘合到晶圆以形成竖直集成的压力传感器。在一个示例中，晶圆或衬底112包括专用集成电路(“ASIC”)210。在一个示例中，活性电极212被粘合到ASIC晶圆。在一个示例中，有源电子设备直接连接到金属电极。在一个示例中，这样的连接可以减小并联电容。在一个示例中，来自真空腔的电信号通过散布的地下通道被获取。在一个示例中,通过将传感器进行包模(overmolding)(例如,使用塑料包模),实现了成本高效的传感器200的封装。在一个示例中,包模(overmold) 206限定一个孔,其中集成传感器200设置在引线框架210上。在一个示例中，衬底衬底(例如ASIC)被塑料包模。在一个示例中，传感器200不接触包模206，如此以避免可影响性能的感应应力。在一个示例中，晶片的顶部部分218是圆形的。在一个示例中，它具有约600微米的直径D1。在一个示例中，晶片的顶部端口 220是圆形的。在一个示例中，它具有约600微米的直径D2。在一个示例中，ASIC224包括电子器件(包括但不限于用于Cp的驱动电子器件、用于CMf的驱动电子器件、用于Cp的传感电子器件和Cref的传感电子器件)。在一个示例中，晶片的底部部分222与ASIC224相耦合。在一个示例中，粘合剂包括铝-铝粘合剂。在一个示例中，粘合在从约420摄氏度至约460摄氏度下形成。在一个示例中，粘合剂包括铜-铜粘合剂。在一个示例中，粘合在从约400摄氏度至约450摄氏度下形成。在一个示例中，晶片的底部部分222被接地至ASIC224。在一个示例中，Cref的电容约为一皮法，并且该电容在使用中保持基本恒定。在一个示例中，Cp的电容约为一皮法，并且该电容在使用中改变。一个示例包括焊线(wire bond) 212。在一个示例中，焊线212被耦合到在ASIC224中设置的地下通道。在一个示例中，地下通道包括一个或多个互补金属-氧化物-半导体(“CMOS”)互连。图3示出了根据一个示例的经芯片级封装的压力传感器，该经芯片级封装的压力传感器将硅通孔晶圆当作衬底使用，并且使用焊接凸点将该传感器连接到集成电路晶圆且将该集成电路晶圆连接到印刷电路板。在一个示例中，衬底302是低电阻率的硅通孔(“TSV”)晶圆。在一个示例中，选择能减小并联电容的TSV304，正如2010年9月20日提交的标题为“TSV WITH REDUCED SHUNT CAPACITANCE (具有减小的并联电容的TVS) ”的美国临时专利申请N0.61/384，319中所描述的，该专利申请以全文引用的方式并入本文中。在一个示例中，电容器电极Cp和Cref中的一个或两个通过沟槽(trench)形成。在一个示例中，焊接凸点被用于将孔晶圆302连接到另一衬底(例如，ASIC晶圆306)。在一个示例中，焊接凸点310、312被用于将衬底306耦合到另一衬底(例如，PCB)。在一个示例中，传感器300通过密封环(例如，金属密封环308)被粘合到ASIC晶圆306。在一个不例中，密封环308由金属形成。在一个不例中，密封环308提供防潮密封。密封环是正如 9 月 18 日提交的标题为 “SEALED PACKAGING FOR MICROELECTROMECHANICALSYSTEMS (用于微机电系统的密封封装)”的PCT专利申请N0.PCT/US2011/052060中所述的那样被形成的，该专利申请以全文引用的方式并入本文中。在一个示例中，ASIC晶圆包括一个或多个TSV306，以提供横跨该晶圆到另一衬底(例如，PCB)的连接。图4A是根据一个示例的未被加工的晶片。图4B示出了根据一个示例的在将晶圆蚀刻成包括孔开口之后的晶片。在一个示例中，对第一晶圆进行蚀刻包括对725微米厚的两侧经抛光的晶圆进行蚀刻。一个示例包括对第一晶圆进行蚀刻，对第一晶圆进行蚀刻包括图案化以及蚀刻出孔开口的深反应离子蚀刻(“DRIE”)。
图4C示出了根据一个示例的在第一晶圆402的已蚀刻部分上生长氧化物406之后的晶片。一个示例包括在第一晶圆上生长I微米的热氧化物。图4D示出了根据一个示例的在已生长的氧化物上沉积薄膜之后的晶片。一个示例包括沉积薄膜408，沉积薄膜408包括沉积正形多晶硅薄膜。图4E示出了根据一个示例的在从已生长的氧化物的底侧410去除薄膜之后的晶片。一个示例包括从底侧去除薄膜，从底侧去除薄膜包括对多晶硅薄膜进行蚀刻。一个示例包括对薄膜进行化学-机械平坦化。图4F示出了根据一个示例的在从已生长的氧化物的顶侧去除薄膜之后的晶片。一个示例包括蚀刻多晶娃薄膜。一个示例包括通过对薄膜进行化学-机械平坦化来去除薄膜。在一个示例中，暴露出在晶片顶部上生长的氧化物。图4G示出了根据一个示例的在已生长的氧化物的顶侧上沉积掩模414之后的晶片。一个示例包括将抗蚀剂涂覆到已生长的氧化物的顶侧。图4H示出了根据一个示例的 在沉积掩模，对已生长的氧化物进行缓冲氧化物蚀刻之后的晶片。在一个示例中，蚀刻使晶片402的顶侧暴露。在一个示例中，蚀刻最小程度地影响掩模414。图41示出了根据一个示例的在进行缓冲氧化物蚀刻并且干蚀刻出孔凹部418之后的晶片。在一个示例中，在进行缓冲氧化物蚀刻之后干蚀刻出孔凹部包括DRIE。包括一个示例，其中，在进行缓冲氧化物蚀刻之后干蚀刻出孔凹部包括使用反应离子蚀刻在SF6等离子体中进行干蚀刻。在一个示例中，干蚀刻出孔凹部包括干蚀刻至第一晶圆的粘合表面下方的一水平。在一个示例中，蚀刻去除晶片的一部分。包括一个示例，其中，剥去(stripping)已生长的氧化物包括使用缓冲氧化物蚀刻来剥去已生长的氧化物。包括一个示例，其中，剥去已生长的氧化物以形成硅晶片的底部部分包括缓冲氧化物蚀刻(“Β0Ε”)出底部硅晶片端口。包括一个示例，其中，蚀刻出底部硅晶片端口包括在硅晶片的底部部分上施加掩模，并且在该掩模上进行蚀刻。图4J示出了根据一个示例的在干蚀刻出孔凹部、去除掩模414之后的晶片。图4K示出了根据一个示例的在将绝缘体层上无硅的晶片的顶部部分420耦合到孔层，并且将硅晶片的顶部部分耦合到该硅晶片的底部部分以限定硅晶片的顶部部分和硅晶片的底部部分之间的腔之后的晶片。图4L示出了根据一个示例的在切除底部部分之后的晶片。包括一个示例，其中，切除底部部分包括对底部部分进行化学-机械平坦化。在一个示例中，切除使一个或多个孔422暴露。图4M示出了根据一个示例的在经切除的底部部分上生长电介质424之后的晶片。包括一个示例，其中，在经切除的底部部分上生长电介质包括在孔上方，在硅晶片上生长电介质。图4N示出了根据一个示例的在将图案426蚀刻到经切除的底部部分上的电介质内之后的晶片。包括一个示例，其中，将图案蚀刻到经切除的底部部分上的电介质内包括将掩模施加到电介质，并且对该电介质进行蚀刻。包括一个示例，其中，将图案蚀刻到经切除的底部部分上的电介质内包括阻断被设置为穿过底部部分的至少两个孔之间的电通信。图40示出了根据一个示例的在将导体428沉积到图案内之后的晶片。包括一个示例，其中，蚀刻出顶部硅晶片端口包括将掩模施加到硅晶片的顶部部分上，并且在该掩模上进行蚀刻。图4P示出了根据一个示例的在将顶部硅端口 430蚀刻到顶部部分内之后的晶片。包括一个示例，其中，蚀刻出顶部硅晶片端口包括深反应离子蚀刻(“DRIE”)蚀刻出顶部硅晶片端口。图4Q示出了根据一个示例的在从顶部硅端口内部对已生长的氧化物进行蚀刻之后的晶片。包括一个示例，其中，从顶部硅端口内部对已生长的氧化物进行蚀刻包括反应离子蚀刻。补充沣释本主题可以通过示例的方式来进行说明。示例I可选地包括:硅晶片，其包括振动隔月吴，所述晶片具有:与娃晶片底部相对的娃晶片顶部；顶部娃晶片端口，其从所述娃晶片顶部穿过所述硅晶片延伸至所述振动隔膜的顶部；以及底部硅晶片端口，其从所述硅晶片底部延伸至所述振动隔膜的底部，其中，所述底部硅晶片端口的横截面面积比所述顶部硅晶片端口的横截面面积大；以及电容器电极，其被设置为沿着所述硅晶片的底部横跨所述底部硅晶片端口被沉积，所述电容器电极包括与所述顶部硅晶片端口共同延伸的第一信号产生部分和围绕所述第一部分的第二信号产生部分。示例2可选地包括示例1，其中，所述顶部硅晶片端口具有圆形的横截面。示例3可选地包括示例2，其中，所述底部硅晶片端口具有圆形的横截面。示例4可选地包括示例1，其中，所述电容器电极是对包括所述底部硅晶片端口的腔进行限定的层。示例5可选地包括示例4，其中，所述腔被配置成在相对于大气的真空下被密封，所述振动隔膜被暴露于所述大气中。示例6可选地包括示例1，其中，所述硅晶片由包括所述振动隔膜的底部部分和接合到所述底部部分的顶部部分组成。示例7可选地包括示例6，其中，所述硅晶片的所述顶部部分在包括二氧化硅的层处接合到所述硅晶片的所述底部部分。示例8可选地包括示例1，其中，所述第一信号产生部分被配置成提供绝对压力信号。示例9可选地包括示例8，其中，所述第二信号产生部分被配置成提供参考信号。示例10可选地包括示例9，其中，所述参考信号包括与温度、压力和电荷之一相关联的息。示例11可选地包括示例10，其中，所述参考信号包括与压力相关联的信息。示例12可选地包括示例1，其中，所述电容器电极由单晶圆形成。示例13可选地包括示例12，其中，所述单晶圆抵靠所述底部硅端口被密封。示例14可选地包括示例I，其中，所述振动隔膜的厚度约13微米。示例15可选地包括示例14，其中，在所述第一信号产生部分和所述第二信号产生部分之间存在约10微米的间隙。示例16可选地包括示例15，其中，所述电容器电极与所述振动隔膜相距约I微米。示例17可选地包括示例16，其中，所述第一信号产生部分限定直径约300微米的圆。示例18可选地包括示例17，其中，所述第二信号产生部分限定外直径约460微米的环。示例19可选地包括示例16，其中，所述第一信号产生部分的面积约0.09为平方毫米。示例20可选地包括示例19，其中，所述第一信号产生部分具有约0.8皮法的电容。示例21可选地包括示例1，其中，所述第一信号产生部分的电容比所述第二信号产生部分的电容大。示例22可选地包括示例21，其中，所述第一信号产生部分的电容是所述第二信号产生部分的电容的1000倍。示例23可选地包括示例1，包括将所述电容器电极粘合到所述硅晶片的粘合金属。示例24可选地包括示例23，其中，所述粘合金属包括一个组中的至少一种，该组包括铝-锗、金-锡和铜。示例25可选地包括示例24,其中，所述粘合金属是铜。示例26可选地包括示例23，其中，所述电容器电极由所述粘合金属形成。示例27可选地包括示例26，其中，所述粘合金属、所述第一信号产生部分和所述第二信号产生部分具有约相同的厚度。示例28可选地包括示例I，其中，所述电容器电极被设置在衬底上。示例29可选地包括示例28，其中，所述衬底包括集成电路。示例30可选地包括示例29，其中，所述集成电路是专用集成电路(“ASIC”)。示例31可选地包括示例30，其中，所述电容器电极被物理且电耦合到所述ASIC的电子设备。示例32可选地包括示例31，其中，所述电容器电极和所述底部硅晶片端口限定一腔，所述腔被配置成保持通过所述衬底的散布地下通道所给予的真空。示例33可选地包括示例29，其中，所述衬底至少部分地被包模包围。示例34可选地包括示例33，其中，所述硅晶片与所述外铸模物理分隔。示例35可选地包括示例29，其中，所述衬底包括物理且电耦合到所述电容器电极的至少一个硅通孔。示例36可选地包括示例29,其中，所述电容器电极是粘合在所述衬底上的晶圆。示例37可选地包括示例29,其中，所述衬底包括孔晶圆。示例38可选地包括示例37,其中，所述孔晶圆被稱合到集成电路晶圆。示例39可选地包括示例38,其中，所述集成电路晶圆包括专用集成电路。示例40可选地包括示例38,其中，所述孔晶圆通过互连被触碰(bumped)到所述集成电路晶圆上。示例41可选地包括示例40，包括密封件，所述密封件被设置在所述孔晶圆和所述集成电路晶圆之间，且在所述互连外部。示例42可选地包括示例40，其中，所述集成电路包括待被焊接到其他电子设备的焊接凸点。
示例43可选地包括示例1，包括差分电路，所述差分电路被耦合到所述第一信号产生部分和所述第二信号产生部分，并且所述差分电路被配置成测量所述第一信号产生部分和所述第二信号产生部分之间的信号差以提供电容差分信号。示例44可选地包括示例I,其中，所述电容器电极通过包括熔融粘合到所述娃晶片的工艺被形成。示例45可选地包括一个示例，包括:形成硅晶片的顶部部分，所述硅晶片的顶部部分具有延伸至振动隔膜的硅晶片端口 ；形成所述硅晶片的底部部分，所述硅晶片的底部部分具有贯穿所述硅晶片的孔；将所述顶部部分耦合到所述底部部分以限定一腔；在所述耦合的顶部部分和底部部分上形成电容器电极，所述电容器电极延伸至至少一个孔上；以及在所述电容器电极中形成第一信号产生部分，所述第一信号产生部分与顶部硅晶片端口共同延伸；以及在所述电容器电极中形成第二信号产生部分，所述第二信号产生部分围绕所述第一信号产生部分延伸。示例46可选地包括示例45，其中，形成所述底部部分包括:对第一晶圆进行蚀刻以包括孔开口 ；在所述第一晶圆的已蚀刻部分上生长氧化物；在已生长的氧化物上沉积薄膜；从所述已生长的氧化物的底侧去除所述薄膜；从所述已生长的氧化物的顶侧去除所述薄膜；在所述已生长的氧化物的顶侧上设置掩模；在设置所述掩模之后，对所述已生长的氧化物进行缓冲氧化物蚀刻；在缓冲氧化物蚀刻之后，干蚀刻出孔凹部；在干蚀刻出所述孔凹部之后，去除所述掩模；以及剥去所述已生长的氧化物以形成硅晶片的底部部分。示例47可选地包括示例46，其中，对第一晶圆进行蚀刻包括:对725微米厚的两侧经抛光的晶圆进行蚀刻。示例48可选地包括示例46,其中，蚀刻所述第一晶圆包括:图案化，以及蚀刻出孔开口的深反应离子蚀刻(“DRIE”)。示例49可选地包括示例46，其中，在所述第一晶圆上生长氧化物包括:在所述第一晶圆上生长I微米的热氧化物。示例50可选地包括示例46，其中，沉积薄膜包括:沉积正形多晶硅薄膜。示例51可选地包括示例50，其中，从底侧去除所述薄膜包括:蚀刻掉所述多晶硅薄膜。示例52可选地包括示例50，其中，从底侧去除所述薄膜包括:对所述薄膜进行化学-机械平坦化。示例53可选地包括示例50,其中，从顶侧去除所述薄膜包括:蚀刻掉所述多晶娃薄膜。示例54可选地包括示例50,其中，从顶侧去除所述薄膜包括:对所述薄膜进行化学-机械平坦化。示例55可选地包括示例46，其中，在所述已生长的氧化物的顶侧上设置掩模包括:将抗蚀剂涂覆到所述已生长的氧化物的所述顶侧。示例56可选地包括示例46，其中，在进行缓冲氧化物蚀刻之后干蚀刻出孔凹部包括:使用DRIE进行干蚀刻。示例57可选地包括示例46，其中，在缓冲氧化物蚀刻之后干蚀刻孔凹部包括使用反应离子蚀刻在SF6等离子体中进行干蚀刻。
示例58可选地包括示例46，其中，在进行缓冲氧化物蚀刻之后干蚀刻出孔凹部包括:在所述第一晶圆的粘合表面下方进行干蚀刻。示例59可选地包括示例46,其中，剥去所述已生长的氧化物包括通过缓冲氧化物蚀刻来剥去所述已生长的氧化物。示例60可选地包括示例46，其中，剥去所述已生长的氧化物以形成所述硅晶片的底部部分包括缓冲氧化物蚀刻(“Β0Ε”)出所述底部硅晶片端口。示例61可选地包括示例60，其中，蚀刻出所述底部硅晶片端口包括:在所述硅晶片的所述底部部分上施加掩模，并且从所述掩模上方进行蚀刻。示例62可选地包括示例46，其中，将所述顶部部分耦合到所述底部部分以限定一腔包括:将绝缘体层上无硅晶片的顶部部分耦合到孔层；以及将所述硅晶片的所述顶部部分耦合到所述硅晶片的所述底部部分以限定所述硅晶片的所述顶部部分和所述硅晶片的所述底部部分之间的腔。示例63可 选地包括示例46，其中，在所述耦合的顶部部分和底部部分的底部上形成电容器电极，所述电容器电极延伸至至少一个孔上包括:切除所述底部部分；以及在经切除的底部部分上生长电介质。示例64可选地包括示例63，其中，切除所述底部部分包括:对所述底部部分进行化学-机械平坦化。示例65可选地包括示例63，其中，在所述经切除的底部部分上生长电介质包括:在所述硅晶片上孔的上方生长电介质。示例66可选地包括示例46，其中，在所述电容器电极中形成第一信号产生部分，所述第一信号产生部分与所述顶部硅晶片端口共同延伸，并且在所述电容器电极中形成第二信号产生部分，所述第二信号产生部分围绕所述第一信号产生部分延伸，包括:将一图案蚀刻到所述经切除的底部部分上的所述电介质内；以及将导体沉积在所述图案内。示例67可选地包括示例66，其中，将一图案蚀刻到所述经切除的底部部分上的所述电介质内包括:将掩模施加到所述电介质，并且对所述电介质进行蚀刻。示例68可选地包括示例66，其中，将一图案蚀刻到所述经切除的底部部分上的所述电介质内包括:阻断设置为穿过所述底部部分的至少两个孔之间的电通信。示例69可选地包括示例46，其中，形成所述硅晶片的顶部部分，所述硅晶片的顶部部分具有延伸至振动隔膜的硅晶片端口，包括:在所述顶部部分内蚀刻出顶部硅端口 ；以及从所述顶部硅端口的内部对已生长的氧化物进行蚀刻。示例70可选地包括示例69,其中，蚀刻出所述顶部娃晶片端口包括将掩模施加到所述硅晶片的顶部部分的上方，并且从所述掩模的上方进行蚀刻。示例71可选地包括示例69,其中，蚀刻所述顶部娃晶片端口包括:深反应离子蚀刻(“DRIE”)蚀刻出所述顶部硅晶片端口。示例72可选地包括示例69，其中，从所述顶部硅端口的内部对已生长的氧化物进行蚀刻包括:反应离子蚀刻。在示例73中，一个系统或装置可包括或者可以可选地与示例I至44中的任何一个或多个示例的任何部分或任何部分的组合相结合以包括:用于执行示例45-72的功能中的任何一个或多个功能的装置；或者机器可读介质，该机器可读介质包括有当被机器执行时，使得该机器执行示例45-72的功能中的任何一个或多个功能的指令。上述详细描述参照了附图，附图也是所述详细描述的一部分。附图以图解的方式显示了可应用本发明的具体实施例。这些实施例在本发明中被称作“示例”。本发明所涉及的所有出版物、专利及专利文件全部作为本发明的参考内容，尽管它们是分别加以参考的。如果本发明与参考文件之间存在用途差异，则将参考文件的用途视作对本发明的用途的补充；若两者之间存在不可调和的差异，则以本发明的用途为准。在本文中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本文中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在所附的权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在本文中，术语“包含”和“包括”是开放性的，即，系统、设备、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在所附的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。上述说明的作用在于解说而非限制。在其他示例中，上述示例(或示例的一个或多个方面)可结合使用。本领域普通技术人员可以在理解上面的描述的基础上使用其他实施例。遵照37C.F.R.§ 1.72 (b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式
中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，发明的主题可在于的特征少于特定公开的实施例的所有特征。因此,下面的权利要求据此 并入具体实施方式
中，每个权利要求均作为一个单独的实施例。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本申请的范围。
权利要求
1.一种装置，包括: 娃晶片，其包括振动隔I吴，所述晶片具有:与娃晶片底部相对的娃晶片顶部；顶部娃晶片端口，其从所述硅晶片顶部穿过所述硅晶片延伸至所述振动隔膜的顶部；以及底部硅晶片端口，其从所述硅晶片底部延伸至所述振动隔膜的底部，其中，所述底部硅晶片端口的横截面面积比所述顶部硅晶片端口的横截面面积大； 电容器电极，其被设置为沿着所述硅晶片的底部横跨所述底部硅晶片端口，所述电容器电极包括与所述顶部娃晶片端口共同延伸的第一信号产生部分和围绕所述第一部分的第二信号产生部分。
2.根据权利要求1所述的装置，其中，所述顶部硅晶片端口具有圆形的横截面。
3.根据权利要求2所述的装置，其中，所述底部硅晶片端口具有圆形的横截面。
4.根据权利要求1所述的装置，其中，所述电容器电极是对包括所述底部硅晶片端口的腔进行限定的层。
5.根据权利要求4所述的装置，其中，所述腔被配置成在相对于大气的真空下被密封，所述振动隔膜被暴露于所述大气中。
6.根据权利要I所述的装置，其中，所述硅晶片由包括所述振动隔膜的底部部分和接合到所述底部部分的顶部部分组成。
7.根据权利要求6所述的装置，其中，所述硅晶片的所述顶部部分在包括二氧化硅的层处接合到所述硅晶片的所述底部部分。
8.根据权利要求1所述的装置，其中，所述第一信号产生部分被配置成提供绝对压力信号。
9.根据权利要求8所述的装置，其中，所述第二信号产生部分被配置成提供参考信号。
10.根据权利要求9所述的装置，其中，所述参考信号包括与温度、压力和电荷之一相关联的信息。
11.根据权利要求10所述的装置，其中，所述参考信号包括与压力相关联的信息。
12.根据权利要求1所述的装置，其中，所述电容器电极由单晶圆形成。
13.根据权利要求12所述的装置，其中，所述单晶圆抵靠所述底部硅端口被密封。
14.根据权利要求1所述的装置，其中，所述振动隔膜的厚度约13微米。
15.根据权利要求14所述的装置，其中，在所述第一信号产生部分和所述第二信号产生部分之间存在约10微米的间隙。
16.根据权利要求15所述的装置，其中，所述电容器电极与所述振动隔膜相距约I微米。
17.根据权利要求16所述的装置，其中，所述第一信号产生部分限定直径约300微米的圆。
18.根据权利要求17所述的装置，其中，所述第二信号产生部分限定外直径约460微米的环。
19.根据权利要求16所述的装置，其中，所述第一信号产生部分的面积约为0.09平方毫米。
20.根据权利要19所述的装置，其中，所述第一信号产生部分具有约0.8皮法的电容。
21.根据权利要求1所述的装置，其中，所述第一信号产生部分的电容比所述第二信号产生部分的电容大。
22.根据权利要求21所述的装置，其中，所述第一信号产生部分的电容是所述第二信号产生部分的电容的1000倍。
23.根据权利要求1所述的装置，包括将所述电容器电极粘合到所述硅晶片的粘合金属。
24.根据权利要求23所述的装置，其中，所述粘合金属包括一个组中的至少一种，该组包括铝-锗、金-锡和铜。
25.根据权利要求24所述的装置，其中，所述粘合金属是铜。
26.根据权利要求23所述的装置，其中，所述电容器电极由所述粘合金属形成。
27.根据权利要求26所述的装置，其中，所述粘合金属、所述第一信号产生部分和所述第二信号产生部分具有约相同的厚度。
28.根据权利要求1所述的装置，其中，所述电容器电极被设置在衬底上。
29.根据权利要求28所述的装置，其中，所述衬底包括集成电路。
30.根据权利要求29所述的装置，其中，所述集成电路是专用集成电路(“ASIC”)。
31.根据权利要求30所述的装置，其中，所述电容器电极被物理且电耦合到所述ASIC的电子设备。
32.根据权利要求31所述的装置，其中，所述电容器电极和所述底部硅晶片端口限定一腔，所述腔被配置成保持通过所述衬底的散布地下通道给予的真空。
33.根据权利要求29所述的装置，其中，所述衬底至少部分地被包模包围。
34.根据权利要求33所述的装置，其中，所述硅晶片与所述包模物理分隔。
35.根据权利要求29所述的装置，其中，所述衬底包括物理且电耦合到所述电容器电极的至少一个硅通孔。
36.根据权利要求29所述的装置，其中，所述电容器电极是粘合在所述衬底上的晶圆。
37.根据权利要求29所述的装置，其中，所述衬底包括孔晶圆。
38.根据权利要求37所述的装置，其中，所述孔晶圆被耦合到集成电路晶圆。
39.根据权利要求38所述的装置，其中，所述集成电路晶圆包括专用集成电路。
40.根据权利要求38所述的装置，其中，所述孔晶圆通过互连被触碰到所述集成电路晶圆上。
41.根据权利要求40所述的装置，包括密封件，所述密封件被设置在所述孔晶圆和所述集成电路晶圆之间，且在所述互连外部。
42.根据权利要求40所述的装置，其中，所述集成电路包括待被焊接到其他电子设备的焊接凸点。
43.根据权利要求1所述的装置，包括差分电路，所述差分电路被耦合到所述第一信号产生部分和所述第二信号产生部分，并且所述差分电路被配置成测量所述第一信号产生部分和所述第二信号产生部分之间的信号差以提供电容差分信号。
44.根据权利要求1所述的装置，其中，所述电容器电极通过包括熔融粘合到所述硅晶片的工艺被形成。
45.一种方法，包括: 形成硅晶片的顶部部分，所述硅晶片的顶部部分具有延伸至振动隔膜的硅晶片端口 ；形成所述硅晶片的底部部分，所述硅晶片的底部部分具有贯穿所述硅晶片的孔； 将所述顶部部分耦合到所述底部部分以限定一腔； 在所述耦合的顶部部分和底部部分上形成电容器电极，所述电容器电极延伸至至少一个孔上；以及 在所述电容器电极中形成第一信号产生部分，所述第一信号产生部分与顶部硅晶片端口共同延伸；以及 在所述电容器电极中形成第二信号产生部分，所述第二信号产生部分围绕所述第一信号产生部分延伸。
46.根据权利要求45所述的方法，其中，形成底部部分包括: 对第一晶圆进行蚀刻以包括孔开口； 在所述第一晶圆的已蚀刻部分上生长氧化物； 在已生长的氧化物上沉积薄膜； 从所述已生长的氧化物的底侧去除所述薄膜； 从所述已生长的氧化物的顶侧去除所述薄膜； 在所述已生长的氧化物的顶侧上设置掩模； 在设置所述掩模之后，对所述已生长的氧化物进行缓冲氧化物蚀刻； 在进行缓冲氧化物蚀刻之后，干蚀刻出孔凹部； 在干蚀刻出所述孔凹部之后，去除所述掩模；以及 剥去所述已生长的氧化物以形成硅晶片的底部部分。
47.根据权利要求46所述的方法，其中，对第一晶圆进行蚀刻包括:对725微米厚的两侧经抛光的晶圆进行蚀刻。
48.根据权利要求46所述的方法，其中，蚀刻所述第一晶圆包括:图案化，以及蚀刻出孔开口的深反应离子蚀刻(“DRIE”)。
49.根据权利要求46所述的方法，其中，在所述第一晶圆上生长氧化物包括:在所述第一晶圆上生长I微米的热氧化物。
50.根据权利要求46所述的方法，其中，沉积薄膜包括:沉积正形多晶硅薄膜。
51.根据权利要求50所述的方法，其中，从底侧去除所述薄膜包括:蚀刻掉所述多晶硅薄膜。
52.根据权利要求50所述的方法，其中，从底侧去除所述薄膜包括:对所述薄膜进行化学-机械平坦化。
53.根据权利要求50所述的方法，其中，从顶侧去除所述薄膜包括:蚀刻掉所述多晶硅薄膜。
54.根据权利要求50所述的方法，其中，从顶侧去除所述薄膜包括:对所述薄膜进行化学-机械平坦化。
55.根据权利要求46所述的方法，其中，在所述已生长的氧化物的顶侧上设置掩模包括:将抗蚀剂涂覆到所述已生长的氧化物的所述顶侧。
56.根据权利要求46所述的方法，其中，在进行缓冲氧化物蚀刻之后干蚀刻出孔凹部包括:使用DRIE进行干蚀刻。
57.根据权利要求46所述的方法，其中，在进行缓冲氧化物蚀刻之后干蚀刻出孔凹部包括:通过反应离子蚀刻在SF6等离子体中进行干蚀刻。
58.根据权利要求46所述的方法，其中，在进行缓冲氧化物蚀刻之后干蚀刻出孔凹部包括:在所述第一晶圆的粘合表面下方进行干蚀刻。
59.根据权利要求46所述的方法，其中，剥去所述已生长的氧化物包括:通过缓冲氧化物蚀刻来剥去所述已生长的氧化物。
60.根据权利要求46所述的方法，其中，剥去所述已生长的氧化物以形成所述硅晶片的底部部分包括:缓冲氧化物蚀刻(“BOE”)出所述底部硅晶片端口。
61.根据权利要求60所述的方法，其中，蚀刻出所述底部硅晶片端口包括在所述硅晶片的所述底部部分上施加掩模，并且从所述掩模上方进行蚀刻。
62.根据权利要求46所述的方法，其中，将所述顶部部分耦合到所述底部部分以限定一腔包括: 将绝缘体层上无硅晶片的顶部部分耦合到孔层；以及 将所述硅晶片的所述顶部部分耦合到所述硅晶片的所述底部部分以限定所述硅晶片的所述顶部部分和所述硅晶片的所述底部部分之间的腔。
63.根据权利要求46所述的方法，其中，在所述耦合的顶部部分和底部部分的底部上形成电容器电极，所述电容器电极延伸至至少一个孔上，包括: 切除所述底部部分；以及 在经切除的底部部 分上生长电介质。
64.根据权利要求63所述的方法，其中，切除所述底部部分包括:对所述底部部分进行化学-机械平坦化。
65.根据权利要求63所述的方法，其中，在经切除的底部部分上生长电介质包括:在所述硅晶片上孔的上方生长电介质。
66.根据权利要求46所述的方法,其中,在所述电容器电极中形成第一信号产生部分，所述第一信号产生部分与所述顶部硅晶片端口共同延伸，并且在所述电容器电极中形成第二信号产生部分，所述第二信号产生部分围绕所述第一信号产生部分延伸，包括: 将一图案蚀刻到所述经切除的底部部分上的所述电介质内；以及 将导体沉积在所述图案内。
67.根据权利要求66所述的方法，其中，将一图案蚀刻到所述经切除的底部部分上的所述电介质内包括:将掩模施加到所述电介质，并且对所述电介质进行蚀刻。
68.根据权利要求66所述的方法，其中，将一图案蚀刻到所述经切除的底部部分上的所述电介质内包括:阻断设置为穿过所述底部部分的至少两个孔之间的电通信。
69.根据权利要求46所述的方法，其中，形成所述硅晶片的顶部部分，所述硅晶片的顶部部分具有延伸至振动隔膜的硅晶片端口，包括: 在所述顶部部分内蚀刻出顶部硅端口 ；以及 从所述顶部硅端口的内部对已生长的氧化物进行蚀刻。
70.根据权利要求69所述的方法，其中，蚀刻出所述顶部硅晶片端口包括:将掩模施加到所述硅晶片的顶部部分的上方，并且从所述掩模的上方进行蚀刻。
71.根据权利要求69所述的方法，其中，蚀刻出所述顶部硅晶片端口包括:深反应离子蚀刻(“DRIE”)蚀刻出所述顶部硅晶片端口。
72.根据权利要求69所述的方法，其中，从所述顶部硅端口的内部对已生长的氧化物进行蚀刻包括:反应离子 蚀刻。
全文摘要
除了其他方面以外，本申请还讨论了一种装置，该装置包括硅晶片，其包括振动隔膜，所述晶片具有与硅晶片底部相对的硅晶片顶部；顶部硅晶片端口，其从所述硅晶片顶部穿过所述硅晶片延伸至所述振动隔膜的顶部；以及底部硅晶片端口，其从所述硅晶片底部延伸至所述振动隔膜的底部，其中，所述底部硅晶片端口的横截面面积比所述顶部硅晶片端口的横截面面积大；电容器电极，其被设置为沿着所述硅晶片的底部横跨所述底部硅晶片端口被沉积，所述电容器电极包括与所述顶部硅晶片端口共同延伸的第一信号产生部分和围绕所述第一部分的第二信号产生部分。
文档编号G01L9/12GK103221795SQ201180055029
公开日2013年7月24日 申请日期2011年9月20日 优先权日2010年9月20日
发明者J·布雷泽克 申请人:快捷半导体公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
