专利名称：用于半导体器件测试的测试装置的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种用于半导体器件测试的测试装置。
背景技术：
如图I所示，现有的用于测试待测器件11的测试装置，通常包括测试板12、位于测试板12上表面的连接点121以及位于连接点121外侧的测试板12上的测试夹具13。所述测试夹具13用于夹持待测器件11，所述测试夹具13的底部具有多个贯穿所述测试夹具且与测试板12上表面的连接点121相对应连接的圆柱形导体(pogo) 131，所述圆柱形导体(pogo) 131的横截面与所述测试板12上表面的连接点121相当。在测试时，所述待测器件11放置到所述测试夹具13中，所述待测器件11下表面 的连接点111与所述测试夹具13的圆柱形导体131相连，需保证待测器件11上的连接点 111与测试夹具13的圆柱形导体131对应相接触才能满足测试要求。然而，随着半导体行业的芯片集成度越来越高，待测器件上的连接点越来越密集，测试板上的连接点越来越�。馐园�12上的连接点121的直径一般在几个毫米，容易导致待测器件的连接点与测试夹具13的圆柱形导体131接触不良，进而致使测试效率低，测试不可靠。因此，如何提高待测器件的连接点与测试板上的连接点之间的接触率，已经成为本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的是提供一种用于半导体器件测试的测试装置，能够增大待测半导体器件上的连接点和测试板上表面的连接点的接触率，以提高测试效率。本发明的技术解决方案是一种用于半导体器件测试的测试装置，用于待测半导体器件的测试，所述半导体器件的下表面设有多个连接点，所述用于半导体器件测试的测试装置包括—测试板，位于所述待测半导体器件下方，所述测试板上表面设有多个连接点；一用于夹持所述待测半导体器件的测试夹具，位于测试板上且位于所述测试板的连接点外侧；所述用于半导体器件测试的测试装置还包括导电栅格，位于所述待测半导体器件与所述测试板之间，并连接所述待测半导体器件的连接点与所述测试板的连接点。作为优选所述导电栅格由相互间隔平行排布的导电丝以及封装在相邻导电丝之间的绝缘材料组成。作为优选所述导电丝和导电丝之间的绝缘材料的横截面面积均小于所述待测半导体器件的连接点和所述测试板的连接点的横截面面积。作为优选所述导电丝为圆柱体，所述待测半导体器件的连接点与所述测试板的连接点均为球体、半球体或圆柱体。作为优选所述导电丝的直径远小于所述待测半导体器件的连接点与所述测试板的连接点的直径，且相邻导电丝之间的间距远小于所述待测半导体器件的连接点与所述测试板的连接点的直径。作为优选所述导电丝的直径小于O. 1mm。作为优选所述导电丝的间距小于O. 01mm。与现有技术相比 ，本发明的用于半导体器件测试的测试装置包括一连接待测半导体器件下表面的连接点和测试板上表面的连接点的导电栅格，通过所述导电栅格增大了待测半导体器件下表面的连接点和测试板上表面的连接点的接触率，从而提高测试准确性；进一步的，导电栅格由相互间隔平行排布的非常纤细的导电丝和封装在相邻导电丝之间的非常纤细的绝缘材料组成，使得所述待测器件上的连接点和测试板上表面的连接点通过多条导电丝相连，增大接触率。
图I是现有技术用于半导体器件测试的测试装置的结构示意图；图2是本发明具体实施例的用于半导体器件测试的测试装置的结构示意图；图3是本发明具体实施例的用于半导体器件测试的测试装置中导电栅格的俯视图。
具体实施例方式本发明下面将结合附图作进一步详述在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图2示出了本发明用于半导体器件测试的测试装置的结构示意图。请参阅图2所示，本发明提供一种用于半导体器件测试的测试装置，用于待测半导体器件的测试21，所述半导体器件的下表面设有多个连接点211，所述用于半导体器件测试的测试装置包括一测试板22，位于所述待测半导体器件21下方，所述测试板22上表面设有多个连接点221 ；一用于夹持所述待测半导体器件的测试夹具23，位于测试板22上且位于所述测试板22的连接点221外侧；所述用于半导体器件测试的测试装置还包括导电栅格24，位于所述待测半导体器件21与所述测试板22之间，并连接所述待测半导体器件21的连接点211与所述测试板22的连接点221。所述导电栅格24由相互间隔平行排布的导电丝241以及封装在相邻导电丝241之间的绝缘材料242组成。所述导电丝241和导电丝241之间的绝缘材料242的横截面面积均小于所述待测半导体器件21的连接点211和所述测试板22的连接点221的横截面面积。所述导电丝241为圆柱体，所述待测半导体器件21的连接点211与所述测试板22的连接点221均为球体、半球体或圆柱体。所述导电丝的直径远小于所述待测半导体器件的连接点与所述测试板的连接点的直径，且相邻导电丝之间的间距远小于所述待测半导体器件的连接点与所述测试板的连接点的直径。所述导电丝241的直径小于O. 1mm。所述导电丝241的间距小于O. 01mm。所述绝缘材料242选用绝缘性好的材料，如有机硅、聚合体或塑料等。由于测试板上的连接点的直径一般在几个毫米，而所述导电丝的直径小于O. Imm, 导电丝之间的间距小于O. 01mm，使得测试板上的连接点和待测器件上的连接点有多根导电丝相连，增大了其接触率，保证了测试的可靠性。与现有技术相比，本发明的用于半导体器件测试的测试装置包括一连接待测半导体器件下表面的连接点和测试板上表面的连接点的导电栅格，通过所述导电栅格增大了待测半导体器件下表面的连接点和测试板上表面的连接点的接触率，从而提高测试准确性；进一步的，导电栅格由相互间隔平行排布的非常纤细的导电丝和封装在相邻导电丝之间的非常纤细的绝缘材料组成，使得所述待测器件上的连接点和测试板上表面的连接点通过多条导电丝相连，增大接触率。以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
权利要求
1.一种用于半导体器件测试的测试装置，所述半导体器件的下表面设有多个连接点，所述用于半导体器件测试的测试装置包括 一测试板，位于所述待测半导体器件下方，所述测试板上表面设有多个连接点； 一用于夹持所述待测半导体器件的测试夹具，位于测试板上且位于所述测试板的连接点外侧； 其特征在于所述用于半导体器件测试的测试装置还包括导电栅格，位于所述待测半导体器件与所述测试板之间，并连接所述待测半导体器件的连接点与所述测试板的连接点。
2.根据权利要求I所述的用于半导体器件测试的测试装置，其特征在于所述导电栅格由相互间隔平行排布的导电丝以及封装在相邻导电丝之间的绝缘材料组成。
3.根据权利要求2所述的用于半导体器件测试的测试装置，其特征在于所述导电丝和导电丝之间的绝缘材料的横截面面积均小于所述待测半导体器件的连接点和所述测试板的连接点的横截面面积。
4.根据权利要求3所述的用于半导体器件测试的测试装置，其特征在于所述导电丝为圆柱体，所述待测半导体器件的连接点与所述测试板的连接点均为球体、半球体或圆柱体。
5.根据权利要求4所述的用于半导体器件测试的测试装置，其特征在于所述导电丝的直径远小于所述待测半导体器件的连接点与所述测试板的连接点的直径，且相邻导电丝之间的间距远小于所述待测半导体器件的连接点与所述测试板的连接点的直径。
6.根据权利要求5所述的用于半导体器件测试的测试装置，其特征在于所述导电丝的直径小于O. 1mm。
7.根据权利要求5所述的用于半导体器件测试的测试装置，其特征在于所述导电丝的间距小于O. 01_。
全文摘要
本发明涉及一种用于半导体器件测试的测试装置，所述半导体器件的下表面设有多个连接点，所述用于半导体器件测试的测试装置包括一上表面设有多个连接点的测试板，一用于夹持所述待测半导体器件的测试夹具以及一位于所述待测半导体器件与所述测试板之间并连接所述待测半导体器件的连接点与所述测试板的连接点的导电栅格，通过导电栅格增大了所述待测半导体器件的连接点与所述测试板的连接点的接触率，从而提高测试准确性。
文档编号G01R31/26GK102707219SQ20121020659
公开日2012年10月3日 申请日期2012年6月21日 优先权日2012年6月21日
发明者余琨, 刘远华, 叶守银, 王锦, 陈燕 申请人:上海华岭集成电路技术股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
