专利名称：集成电路芯片及其测试方法
技术领域：
本发明与集成电路相关，并且尤其与测试集成电路芯片的方法相关。
背景技术：
为了保留集成电路芯片在不同状况下的运用弹性，许多芯片被设计为包含一个或多个用以接收外部控制电压的接合复选垫(bonding option pad),透过搭接线(bondingwire)将不同的控制电压提供至该焊垫，可令芯片操作在不同的工作模式。以视讯处理芯片为例，其中的接合复选垫被连接至电源供应端或接地端，可能代表该芯片被设定为接收不同规格的视讯信号。实务上，接合复选垫亦可能是根据后端客户的需求，用以选择开启或关闭芯片中的特定功能。
如图I(A)和图I(B)所示，接合复选垫通常会透过一电阻R被固接至芯片内部的电压供应端或接地端，其目的在于避免接合复选垫进入浮接(floating)状态。以图I(A)为例，若焊垫10本身发生损坏或是连接至焊垫10的搭接线12脱落，使得焊垫10无法确实接收该外部电压，与焊垫10相连的内部电路接点的电压至少会维持在高电位状态，而不是处于浮接状态。相对地，在焊垫10、搭接线12、外部电压供应端14三者正常连接的情况，焊垫10的电压都会大致等于外部电压供应端14的电压。在芯片制作完成之后，芯片制造者通常必须对芯片进行测试，其中包含测试接合复选垫本身的运作状况以及测试接合复选垫与外部电压供应端之间的连接是否正常。以图I(A)为例，首先，在搭接线12被连接至焊垫10之前，测试者可先判断焊垫10的功能是否正常。在搭接线12被连接至焊垫10之后，测试者则是可再次测试焊垫10、搭接线12、外部电压供应端14三者是否正确连接。以图I(A)所示的连接方式为例，在搭接线12被连接至焊垫10之前，若测试者发现焊塾10的电压并非闻电位，则可判定焊塾10本身有缺陷，进而判定此芯片为不良品(baddie)。另一方面，在焊垫10透过搭接线12连接至外部电压供应端14之后，若外部电压供应端14为接地端，测试结果却指出焊垫10具有高电位电压，测试者可推测应连接至焊垫10的搭接线12可能已脱落，亦判定此芯片为不良品。如果没有电阻R，一旦发生上述损坏或电性连接不正常等错误情况，与焊垫10相连的内部电路接点即处于浮接状态，亦即，其电压可能为高电位，也可能为低电位。以图I(A)为例，若外部电压供应端14为接地端，且该浮接点恰巧具有低电位电压，测试者即无法由测试结果查知错误状况。由此可知电阻R存在的必要性。然而，当图I(A)中的外部电压供应端14为接地端，于正常运作时，电阻R上就会存在固定的功率消耗。相似地，若图I(B)中的外部电压供应端14为电源供应端，于正常运作时，电阻R上也会存在固定的功率消耗。对于相当重视电源续航力的行动装置而言，上述固定耗电量所带来的负面影响尤其重大。此外，就测试方面而言，图I(A)和图I(B)所采用的连接方式尚无法提供完整的测试正确性。以图I(A)所示者为例，在搭接线12被连接至焊垫10之后的测试模式下，若外部电压供应端14为电源供应端，即使搭接线12脱落，焊垫10仍会因电阻R连接至内部电源供应端VDD而具有高电位电压，测试者因此无法查知错误状况的存在，不能尽速改善搭接线12焊接程序中可能存在的问题。相似地，就图I(B)所示者而言，在搭接线12被连接至焊垫10之后的测试模式下，若外部电压供应端14为接地端，即使搭接线12脱落，焊垫10仍会因电阻R连接至内部接地端GND而具有低电位电压，测试者亦无法查知错误状况的存在。
发明内容
为解决上述问题，本发明提出一种集成电路芯片及其测试方法。藉由在测试过程中选择性地将焊垫连接至不同参考电压并比较相对应的测试结果，根据本 发明的集成电路芯片和测试方法可有效判断与该焊垫相关的电性连接是否正常。由于在芯片处于正常运作模式时，焊垫和供电端/接地端之间可被控制为不存在漏电路径，根据本发明的集成电路芯片可避免先前技术中电阻造成固定耗电的问题。根据本发明的一具体实施例为一种集成电路芯片，其中包含焊垫、第一电阻、第一开关、第二电阻、第二开关、控制�？�。第一电阻与第一开关串接于该焊垫与第一参考电压端之间。第二电阻与第二开关串接于该焊垫与第二参考电压端之间。该控制模块配合一错误判断机制选择性地开启或关闭该第一开关及该第二开关。该错误判断机制系用以判定与该焊垫相关的一错误状况是否存在。根据本发明的另一具体实施例为一种集成电路芯片测试方法。一集成电路芯片包含焊垫、第一电阻、第一开关、第二电阻、第二开关。该第一电阻与该第一开关系串接于该焊垫与一第一参考电压端之间。该第二电阻与该第二开关串接于该焊垫与一第二参考电压端之间。该方法首先执行一测量步骤，在开启该第一开关并关闭该第二开关后，测量与该焊垫相关的一受测点，产生一第一受测结果。接着，该方法执行另一测量步骤，在开启该第二开关并关闭该第一开关后，再次测量该受测点，产生一第二受测结果。其后，该方法即执行一判断步骤，根据该第一受测结果及该第二受测结果判断一错误状况是否存在。相较于先前技术，根据本发明的测试方法及集成电路芯片具有低耗电且能有效确认是否存在连接错误的优点。关于本发明的优点与精神可以藉由以下发明详述及所图得到进一步的了解。
本发明藉由下列附图及说明，得到更深入的了解图I(A)和图I(B)为先前技术中采用的焊垫连接方式示意图。图2(A)及图2(B)为根据本发明的一具体实施例中的集成电路芯片局部示意图。图3(A)及图3(B)为测试状况和测试结果的整理表。图4为根据本发明的一具体实施例中的集成电路芯片测试方法流程图。主要元件符号说明本发明的附图中所包含的各元件列示如下10,22 :焊垫12、32 :搭接线14、34 :外部电压供应端 R、R1、R2:电阻
S1、S2:开关24 :控制模块
具体实施例方式根据本发明的一具体实施例为一种集成电路芯片，图2(A)为该集成电路芯片的局部不意图。此集成电路芯片包含一焊垫22、一第一电阻R1、一第一开关SI、一第二电阻R2、一第二开关S2和一控制�？�24。举例而言，焊垫22可为一接合复选垫，但不以此为限。如图2(A)所示，第一电阻Rl与第一开关SI串接于焊垫22与一第一参考电压端Vrefl之间，第二电阻R2与第二开关S2则是串接于焊垫22与一第二参考电压端VMf2之间。其中，第一参考电压端Vrefl和第二参考电压端Vref2两者提供的电压不同。实务上，第一开关SI及第一电阻SI可以一金氧半导体场效晶体管CMOSl实现；同理，第二开关S2及第二电阻S2亦可以另一金氧半导体场效晶体管CM0S2实现。其中，第一电阻Rl及第二电阻R2分别为金氧半导体场效晶体管CMOSl及CM0S2的内电阻。当然，第一开关SI及第二开关S2亦可分别以一金氧半导体场效晶体管实现。在实际应用中，第一参考电压端Vrefl和第二参考电压端Vref2可分别为集成电路芯片内部的电压供应端。以下说明将以第一参考电压端VMfl为电源供应端VDD而第二参考电压端VMf2为接地端GND的情况为例。 配合一错误判断机制,控制�？�24选择性地开启(turn-on)或关闭(turn-off)第一开关SI及第二开关S2。该错误判断机制可为测试过程中用以判定与该焊垫22相关之一错误状况是否存在的程序。在测试过程中，控制�？�24可首先开启第一开关SI并关闭第二开关S2，使焊垫22透过第一电阻Rl连接至第一参考电压端V,efl。在控制�？�24开启第一开关SI并关闭第二开关S2之后，测试者可利用外部仪器测量焊垫22的电压，做为第一电压VI。接着，控制�？�24可开启第二开关S2并关闭第一开关SI，使焊垫22透过第二电阻R2连接至第二参考电压端V,ef2。在控制�？�24开启第二开关S2并关闭第一开关SI之后，测试者可再次测量焊垫22的电压，做为第二电压V2。首先讨论在焊垫22未透过搭接线连接至外部电压供应端之前的测试。若第一电压Vl与电源供应端VDD大致等电位(亦即焊垫22与第一参考电压端VMfl的电压大致等电位)，且第二电压V2与接地端GND大致等电位(亦即焊垫22与第二参考电压端Vref2的电压大致等电位)，表示焊垫22的功能正常，可判定错误状况不存在。请参阅图3(A)所示的整理表。若焊垫22的功能正常，当第一开关SI开启、第二开关S2关闭时所测得的第一电压Vl应为高电位，而当第一开关SI关闭、第二开关S2开启时所测得的第二电压V应为低电位。换句话说，若测试结果不同于图3(A)所示，表示焊垫22无法正常运作，即焊垫22可能已损坏。接着讨论在焊垫22已透过搭接线连接至外部电压供应端之后的测试。如图2(B)所示，焊垫22可透过一搭接线32接收由外部电压供应端34所提供的一外部电压。针对图2(B)所示的电路，测试者同样可以分别开启第一开关SI和第二开关S2，测量上述第一电压Vl及第二电压V2。当控制模块24开启第一开关SI并关闭第二开关S2，若焊垫22、搭接线32与外部电压供应端34之间的电性连接正常，无论外部电压供应端34所提供的电压等于电源供应端VDD的电压、接地端GND的电压，或其他电压电位，焊垫22所具有的电压都会大致等于该外部电压。相对地，若搭接线32存在脱落或接触不良的问题，无论该外部电压为何，焊垫22的电压都会大致等于电源供应端VDD的电压。当控制�？�24关闭第一开关SI并开启第二开关S2，若焊垫22、搭接线32与外部电压供应端34之间的电性连接正常，无论外部电压供应端34所提供的电压等于电源供应端VDD的电压、接地端GND的电压，或是其他电压电位，焊垫22所具有的电压都会大致等于该外部电压。相对地，若搭接线32存在脱落或接触不良的问题，无论该外部电压为何，焊垫22的电压都会大致等于接地端GND的电压。综上所述，若焊垫22、搭接线32与外部电压供应端34之间的电性连接正常，第一电压Vl和第二电压V2都会大致等于该外部电压。相对地，若存在错误状况，第一电压Vl会大致等于电源供应端VDD的电压，而第二电压V2会大致等于接地端GND的电压。由此可知，藉由比对第一电压Vl和第二电压V2，测试者即可判断焊垫22、搭接线32与外部电压供应端34之间的连接是否存在错误状况。更明确地说，若第一电压Vl不同于第二电压V2，错误状况被判定为存在。 请参阅图3(B)所示的整理表。若无错误状况且外部电压具有高电位，无论是第一开关SI开启或第二开关S2开启，第一电压Vl和第二电压V2都会是高电位电压。相对地，若无错误状况且外部电压具有低电位，无论是第一开关SI开启或第二开关S2开启，第一电压Vl和第二电压V2都会是低电位电压。然而，若存在错误状况，第一电压Vl就会不同于第二电压V2。于上述各实施例中，测量对象为焊垫22的电压。须说明的是，在实际应用中，受测点可以是该集成电路芯片内部或外部其他与焊垫22相关的电性端点。举例而言，假设该集成电路芯片另有一输出脚位(未显示于图中)，其输出信号会随着焊垫22的电压的改变有所不同，则于本实施例中，测试者亦可根据该输出脚位的输出信号判定是否存在一错误状况。比方说，当焊垫22具有第一电压VI，该输出信号为A ;当焊垫22具有第二电压V2，该输出信号为B，A不同于B。以图2(B)的测试状况为例，若测试者发现在前述两种不同连接方式下，该输出脚位的输出信号不同，则亦可据此判定存在错误状况。在另一实施例中，该集成电路芯片具有二输入脚位PE及PS (未显示于图中)，脚位PE及PS的电压由控制�？�24控制，用以指示第一开关SI及第二开关S2为开启或关闭。其中，当脚位PE具有一高电位电压，表示第一开关SI及第二开关S2其一为开启，另一为关闭。此外，当脚位PS具有一低电位电压，表示第一开关SI为关闭，第二开关S2为开启；反之，当脚位PS具有一高电位电压，表示第一开关SI为开启，第二开关为关闭。换言之，在焊垫22于未透过搭接线32连接至外部电压供应端前的测试过程中，控制�？�24首先使脚位PE具有高电位电压以及脚位PS具有低电位电压，使得第一开关SI为关闭，第二开关为开启，以测量第一电压Vl ;接着，控制�？�24使脚位PE维持高电位电压但使脚位PS转为具有高电位电压，使得第一开关SI为开启，第二开关S2为关闭，以测量第二电压V2。于焊垫22可正常运作的状况，其测试结果亦如图3(A)所示。而后，于焊垫22已透过搭接线连接至外部电压供应端之后的测试过程中，控制�？�24同样控制脚位PE及脚位PS以达到测量第一电压Vl及第二电压V2的目的。在搭接线32未脱落而无接触不良的问题之状况下，其测试结果则如图3(B)所示。在完成测试之后，当该集成电路芯片处于一正常运作模式，控制�？�24可将第一开关SI与第二开关S2皆关闭，令焊垫22只透过搭接线32接收外部电压供应端34提供的控制电压。采用这种连接方式时，焊垫22和供电端VDD或接地端GND间都不会有漏电路径，因此可避免先前技术中有固定耗电的问题。根据本发明的另一具体实施例为一种可实现在图2(A)及图2(B)所示的集成电路芯片的测试方法。图4为该测试方法的流程图。该方法首先执行步骤S42，在开启第一开关SI并关闭第二开关S2后，测量与焊垫22相关的一受测点，产生一第一受测结果。接着，该方法执行另一测量步骤S44，在开启第二开关S2并关闭第一开关SI后，再次测量该受测点，产生一第二受测结果。其后，该方法即执行一判断步骤S46，根据该第一受测结果及该第二受测结果判断搭接线32是否存在一连接错误。就图2(B)所示的范例而言，若该第一受测结果不同于该第二受测结果，错误状况被判定为存在。须说明的是，步骤S42和步骤S44的执行顺序可互换。此外，上述测试方法中采用的受测点亦不以焊垫22本身为限，并且焊垫22亦不以接合复选垫为限。易言之，上述测试方法亦可用于测试各种资料输入/输出焊垫或电力供应焊垫是否与外部电路正确连接。
如上所述，藉由在测试过程中选择性地将焊垫连接至不同参考电压并比较相对应的测试结果，根据本发明的集成电路芯片和测试方法可有效判断与该焊垫相关的电性连接是否正常。由于在芯片处于正常运作模式时，焊垫和供电端/接地端之间可被控制为不存在漏电路径，根据本发明的集成电路芯片可避免先前技术使用电阻造成固定耗电的问题。相较于先前技术，根据本发明之测试方法及集成电路芯片具有低耗电且能有效确认是否存在连接错误的优点。藉由以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
权利要求
1.一种集成电路芯片，包含 一焊垫； 一第一电阻与一第一开关，串接于该焊垫与一第一参考电压端之间； 一第二电阻与一第二开关，串接于该焊垫与一第二参考电压端之间；以及 一控制�？椋靡耘浜弦淮砦笈卸匣瓶艋蚬乇崭玫谝豢丶案玫诙兀渲懈么砦笈卸匣朴靡耘卸ㄓ敫煤傅嫦喙氐囊淮砦笞纯鍪欠翊嬖冢� 其中，该第二参考电压端的电压不同于该第一参考电压端的电压。
2.如权利要求I所述的集成电路芯片，其特征在于，于该错误判断机制中，当该控制模块开启该第一开关并关闭该第二开关，与该焊垫相关的一受测点具有一第一受测结果；当该控制模块开启该第二开关并关闭该第一开关，该受测点具有一第二受测结果；该第一受测结果及该第二受测结果用以判定与该焊垫相关的该错误状况是否存在。
3.如权利要求2所述的集成电路芯片，其特征在于，在该焊垫透过一搭接线接收一外部电压之前，当该第一受测结果指出该焊垫与该第一参考电压端大致等电位，且该第二受测结果指出该焊垫与该第二参考电压端大致等电位，该错误状况被判定为不存在。
4.如权利要求2所述的集成电路芯片，其特征在于，在该焊垫已透过一搭接线接收一外部电压之后，当该第一受测结果不同于该第二受测结果，该错误状况被判定为存在。
5.如权利要求2所述的集成电路芯片，其特征在于，该第一参考电压端为一电源供应端，该第二参考电压端为一接地端。
6.如权利要求2所述的集成电路芯片，其特征在于，该受测点为该焊垫本身。
7.如权利要求2所述的集成电路芯片，其特征在于，该第一开关与该第二开关分别包含一金氧半导体场效晶体管。
8.如权利要求7所述的集成电路芯片，其特征在于，该第一电阻与该第二电阻分别为该第一开关与该第二开关所包含的该金氧半导体场效晶体管的内电阻。
9.如权利要求2所述的集成电路芯片，其特征在于，当该集成电路芯片处于一正常运作模式，该控制�？楣乇崭玫谝豢赜敫玫诙�。
10.一种芯片测试方法，用以测试一集成电路芯片，其包含一焊垫、一第一电阻、一第一开关、一第二电阻、一第二开关，该第一电阻与该第一开关串接于该焊垫与一第一参考电压端之间，该第二电阻与该第二开关串接于该焊垫与一第二参考电压端之间，该第二参考电压端之电压不同于该第一参考电压端的电压，该测试方法包含 开启该第一开关并关闭该第二开关后，测量与该焊垫相关的一受测点，产生一第一受测结果； 开启该第二开关并关闭该第一开关后，测量该受测点，产生一第二受测结果；以及 根据该第一受测结果及该第二受测结果判断一错误状况是否存在。
11.如权利要求10所述的芯片测试方法，其特征在于，在该焊垫透过一搭接线接收一外部电压之前，若该第一受测结果指出该焊垫与该第一参考电压端大致等电位，且该第二受测结果指出该焊垫与该第二参考电压端大致等电位，该错误状况被判定为不存在。
12.如权利要求10所述的芯片测试方法，其特征在于，在该焊垫已透过一搭接线接收一外部电压之后，若该第一受测结果不同于该第二受测结果，该错误状况被判定为存在。
13.如权利要求10所述的芯片测试方法，其特征在于，该第一参考电压端为一电源供应端，该第二参考电压端为一接地端。
14.如权利要求10所述的芯片测试方法，其特征在于，该受测点为该焊垫本身。
15.如权利要求10所述的芯片测试方法，其特征在于，若该第一受测结果不同于该第二受测结果，该错误状况被判定为存在。
16.如权利要求10所述的芯片测试方法，其特征在于，当该集成电路芯片处于一正常运作模式，该第一开关与该第二开关被关闭。
全文摘要
本发明涉及一种集成电路芯片及其测试方法。集成电路芯片包含焊垫、第一电阻、第一开关、第二电阻、第二开关、控制�？�。第一电阻与第一开关串接于该焊垫与第一参考电压端之间。第二电阻与第二开关串接于该焊垫与第二参考电压端之间。该控制�？榕浜弦淮砦笈卸匣蒲≡裥缘乜艋蚬乇崭玫谝豢丶案玫诙�。该错误判断机制用以判定与该焊垫相关的一错误状况是否存在。
文档编号G01R31/02GK102778628SQ20111013411
公开日2012年11月14日 申请日期2011年5月13日 优先权日2011年5月13日
发明者伍佑国, 孙善政, 辜志正 申请人:晨星半导体股份有限公司, 晨星软件研发(深圳)有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
