专利名称：一种合并单元的测试装置的制作方法
技术领域：
本实用新型涉及电力系统自动化，具体地讲涉及测试装置。
背景技术：
随着采用DL/T 860标准的变电站自动化系统的应用和推广，变电站一次系统电 压、电流运行数据采集、传输及应用的形式发生了较大的改变。合并单元作为互感器与间隔 层智能电子设备间数据传递的桥梁，已成为变电站基础信息采集、处理的重要设备，其性能 优劣对变电站乃至整个电网的安全运行至关重要。合并单元测试装置，可实现对合并单元的数据正确性校验、性能分析评测，同时可 以将实验录波数据以及频率、有效值等计算数据综合提供给测试人员。不仅可以满足目前 实验室对合并单元检测的需求，为实验室检测提供更完善的手段，也能满足合并单元生产 厂家的产品开发、出厂检验等工作的需求，还能为现场验收提供技术手段，为我国数字化变 电站和智能电网的建设与发展提供有力保障。我国的输电网络与发达国家相比还比较薄弱，因此对保护测控等自动装置的入网 要求非常严格，不仅对保护测控装置的抗干扰能力、持续无故障工作时间、功能等方面有明 确的要求，而且对动作时间、动作正确性都有严格的要求，每个保护测控装置在设计、生产 以及投运等各个阶段都有严格的性能检测。随着计算机技术、通信技术、信息技术的飞速发展，尤其是近年来IEC61850和数 字化变电站技术的发展，我国电网的变电站技术也获得了飞速发展，目前已有数百个基于 IEC61850(DL/T 860)标准的数字化变电站试点工程投入试运行。目前美国、欧洲都提出了 智能电网的规划，国内已经开始实施建设坚强的智能电网的工作，近期已有若干智能变电 站示范工程投入建设。在数字化变电站和智能变电站这些新型变电站中，基于IEC61850标准实现采样 值的共享已经成为基本技术特征之一。作为实现基于IEC61850标准自动化系统的基础设 备，合并单元既可以将电子式互感器传送进来的离散数据进行归并，也可以直接对传统互 感器的二次模拟输出进行离散采样和数据归并，再将这些数据依照DL/T 860规范打包并 发给带光纤接口的全数字保护测控装置，保护测控装置对合并单元输出的采样值进行计算 处理，实现对系统的保护测控功能。可见，在新型变电站中保护测控的性能已不完全由单个装置决定，而是由互感器、 合并单元、网络交换机和保护测控功能单元构成的整个系统的性能决定的。目前实验室检 测时通常是搭建一个完整的系统，通过模拟一次侧数据实现系统的整体性能测试，无法标 定每个设备的单独性能。因此迫切需要一些能够检测这些独立单元性能的技术或装置，满 足科技术人员对系统的进一步深入研究的要求。
实用新型内容本实用新型的目的在于，针对现有技术存在的上述缺陷，提供一种合并单元的测试装置，用一台合并单元测试装置即可完成目前实验室合并单元测试所需的多种设备及复 杂接线方案，减少测试的连接点；合并单元测试装置内置多种测试功能，不需改变接线及外 围设备即可完成不同测试方案的切换；多种输出方式有利于测试人员直观分析处理，记录 的波形数据还可用于后期分析。本实用新型提供的一种合并单元的测试装置，包括光输入板、模拟量调理板、背 板、主CPU板和模拟量输出板；所述光输入板和模拟量调理板分别与背板通过数据线或插 件连接；所述主CPU板与模拟量输出板通过数据线或插件连接。本实用新型提供的第一优选的合并单元的测试装置，所述主CPU板包括CPU、FPGA �？楹虯D�？椋現PGA分别与CPU和AD模块通过数据线或插件连接。 本实用新型提供的第二优选的合并单元的测试装置，所述主CPU板数量为1个，光 输入板数量为2个，模拟量调理板和模拟量输出板的数量分别为1个。本实用新型提供的第三优选的合并单元的测试装置，所述测试装置包括传输延时 检测�？椋涫淙敕绞讲捎檬只ジ衅魇淙敕绞胶痛郴ジ衅魇淙敕绞�。本实用新型提供的第四优选的合并单元的测试装置，所述测试装置包括交流采样 值还原�？椋喜⒌ピ裳萃ü庀艘蕴谑淙氲郊觳庾爸茫乖氲愦Φ牟� 样点波形，输出方式有图形显示，录波格式输出。本实用新型提供的第五优选的合并单元的测试装置，所述测试装置包括有效值计 算�？椋喜⒌ピ牟裳萃ü咚俟庀丝谑淙氲胶喜⒌ピ馐宰爸蒙希酶盗⒁� 算法计算各个通道的电压、电流、有功、无功、功率因数等，比较各通道计算值与交流测试仪 输入量之间的误差。本实用新型提供的第六优选的合并单元的测试装置，所述测试装置包括标准模拟 量发生�？椋媚？榘て当曜夹藕旁矗砍淌�5V，驱动能力300mA，2路输出，用于给ECT 和EPT提供模拟信号。本实用新型提供的一种合并单元的测试装置，采用的相关软件1.传输延时检测�？�(1)对于数字互感器输入方式，该检测装置可以接收以下两种数据一种是光互感器来的瞬时值串行数据，由FPGA在其末尾产生中断，另一种是合并 单元发出的9-2数据，由网卡产生中断，由FPGA对以上两种数据产生的中断分别以PPS为 基准计时，两个中断信号的时间差即为传输延时。(2)对于传统互感器输入方式，该检测装置实现的过程比较复杂检测装置在整秒时刻通过自身的A/D对输入信号采样，采集时间为2个周波，采 样频率与被测设备的采样频率一致，并在GPS脉冲的同步下对每个采样值打上时间戳。同 时，通过网卡上的硬件中断对接收到的9-2数据打上时间戳，待解析完毕后，按照包号复原 采样点的值，记录的时间为2个周波。采集结束后，将这2组数据按照包号对齐，通过计算2 组数据的角差即可得到时间，对比9-2的时间戳和包号，可以得到网络的传输延时，再加上 检测装置的采样时间，即可得到合并单元的时间延时，采用计算角差的方式可以降低调理 电路和A/D误差对时间的影响。2.交流采样值还原�？楹喜⒌ピ裳萃ü咚俟庀艘蕴谑淙氲郊觳庾爸茫乖氲愦Φ牟裳悴ㄐ危涑龇绞接型夹蜗允荆疾ǜ袷绞涑龅�。还原采样值的目的是为了和原始值比 对。3.有效值计算�？檠橹ず喜⒌ピ裳氖菔欠褡既罚欠衲芄宦闶只涞缯径伪；た刂频� 元对采样精度的要求。将合并单元的采样数据通过高速光纤口输入到合并单元上，利用傅 立叶算法计算各个通道的电压、电流、有功、无功、功率因数等，比较各通道计算值与交流测 试仪输入量之间的误差。4.标准模拟量发生�？槲烁鳨CT和EPT提供模拟信号，需要做一个工频标准信号源，量程是5V，驱动能 力300mA，2路输出。为了与FPGA接口方便，优先选则并行接口的D/A器件，要求双极性输 出，分辨率在16bit以上。与现有技术相比，本实用新型提供的一种合并单元的测试装置，具有以下优点1、研究检测合并单元的输入和输出之间的延时的检测方法，即检测合并单元从接 入传统互感器的二次模拟量或电子式互感器串行数据到输出符合IEC61850标准网络数据 的延迟时间，同时也可以检测其网络数据输出的连续性；2、研究记录合并单元9-1或9-2格式的报文，还原成采样点记录文件的方法，即实 时地记录和标记合并单元输出的IEC61850标准9-1或9-2采样值报文，把选定时间段内的 报文对象通过后期分析处理，整理成带有时间标签的时域波形文件，便于其它波形分析工 具使用；3、检查合并单元输出数据的正确性的智能波形分析方法选择合适的数值分析工 具，建立可靠、快速的数据分析模型和算法，分析处理采样点记录文件，满足合并单元各检 测功能�？榈囊螅�4、研究采样数据精度和采样时标精度的检测方法，即合并单元采样准确性测试， 用于检测评估合并单元接收外部同步信号并基于此产生同步采样脉冲的能力；5、研究可以实时计算并显示合并单元输出的各通道的有效值、频率等数据的软 件，便于测试人员整体、直观地评测合并单元主要功能参数；6、研究实现用于模拟量输入型合并单元检测的可调制标准信号源实现方法，以满 足变电站智能化改造对接入模拟量的合并单元的检测需求；7、研究合并单元异常处理能力检测方法，即通过记录分析合并单元在秒脉冲抖 动、ECT/EVT串口通讯异常、采样脉冲异常等异常情况下的响应，检验其在异常情况下保持 正常工作的能力。8、在研究的基础上开发了一种合并单元测试装置及其分析软件，实现对合并单元 输入输出的时间延时测试、采样精度测试、采样脉冲与时标的误差测试、实时波形数据分析 显示、波形记录和测试数据显示等功能。9、可用于测试光纤数字量接入的合并单元及电缆模拟量接入的合并单元；用一台 合并单元测试装置即可完成目前实验室合并单元测试所需的多种设备及复杂接线方案，减 少测试的连接点；合并单元测试装置内置多种测试功能，不需改变接线及外围设备即可完 成不同测试方案的切换；多种输出方式有利于测试人员直观分析处理，记录的波形数据还 可用于后期分析。
图1是本实用新型提供的一种合并单元的测试装置的前视图；图2是本实用新型提供的一种合并单元的测试装置的后视图；图3是本实用新型提供的一种合并单元的测试装置的功能结构框图；图4是本实用新型提供的一种合并单元的测试装置的总体设计原理图；图5是本实用新型提供的一种合并单元的测试装置的传输延时检测�？槎杂Φ� 传输延时计算原理图；图6是本实用新型提供的一种合并单元的测试装置的交流采样值还原�？槎杂� 波形还原原理具体实施方式
以下通过具体实施方式
对本实用新型提供的一种合并单元的测试装置做进一步 更详细的说明。实施例1本实施例的合并单元的测试装置，如图1-3所示，该装置包括光输入板、模拟量调 理板、模拟量输出板和主CPU板；光输入板和模拟量调理板分别与背板通过数据线或插件 连接；主CPU板与模拟量输出板通过数据线或插件连接。主CPU板包括CPU、FPGA和AD�？椋珻PU分别与FPGA和AD�？橥ü菹呋虿� 件连接。1个主CPU板、2个光输入板、1个模拟量调理板及1个模拟量输出板；测试装置包括传输延时检测模块，其输入方式采用数字互感器输入方式和传统互 感器输入方式。测试装置包括交流采样值还原�？椋喜⒌ピ裳萃ü庀艘蕴谑淙� 到检测装置，还原整秒点处的采样点波形，输出方式有图形显示，录波格式输出。测试装置包括有效值计算�？椋喜⒌ピ牟裳萃ü咚俟庀丝谑淙氲胶� 并单元测试装置上，利用傅立叶算法计算各个通道的电压、电流、有功、无功、功率因数等， 比较各通道计算值与交流测试仪输入量之间的误差。测试装置包括标准模拟量发生�？椋媚？榘て当曜夹藕旁矗砍淌�5V，驱动 能力300mA，2路输出，用于给ECT和EPT提供模拟信号。光输入板接收GPS秒脉冲及互感器的光串行数据，并将数据通过背板引至主CPU 板上的FPGA�？椋荒Ｄ饬康骼戆褰邮�6路模拟量输入，经信号调理后通过背板引至主CPU板的AD模 块，AD�？椴裳蟀巡裳莘⒏鳩PGA模块；AD�？榈牟裳龀逵蒄PGA提供；FPGA把带时标的采样数据发送给主CPU (PowerPC处理器)，并负责响应主CPU的 网络中断记时功能；主CPU通过控制FPGA来间接控制模拟量输出板的输出，这些输出的模拟量数据可 以接外置的模拟量功率放大�？椋詈蟀涯Ｄ饬渴萏峁└哟衬Ｄ饬康暮喜⒌ピ�。主CPU控制和收集与被测合并单元相关的数据源和输出数据，通过特定算法进行比较后把测试结果发送给上位机，直观地显示给测试员，并支持报表及打印等功能。其中，涉及的�？槎杂λ捎玫脑砣缤�4-6所示。最后应当说明的是以上实施例仅用以说明本实用新型的技术方案而非对其限 制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当 理解技术人员阅读本申请说明书后依然可以对本实用新型的具体实施方式
进行修改或者 等同替换，但这些修改或变更均未脱离本实用新型申请待批权利要求保护范围之内。
权利要求1.一种合并单元测试装置，其特征在于包括光输入板、模拟量调理板、背板、主CPU板 和模拟量输出板；所述光输入板和模拟量调理板分别与背板通过数据线或插件连接；所述 主CPU板与模拟量输出板通过数据线或插件连接。
2.根据权利要求1所述的合并单元测试装置，其特征在于所述主CPU板包括CPU、FPGA �？楹虯D�？椋現PGA分别与CPU和AD�？橥ü菹呋虿寮印�
3.根据权利要求1所述的合并单元测试装置，其特征在于所述主CPU板数量为1个，光 输入板数量为2个，模拟量调理板和模拟量输出板的数量分别为1个。
4.根据权利要求1所述的合并单元测试装置，其特征在于所述测试装置包括传输延时 检测�？椋涫淙敕绞讲捎檬只ジ衅魇淙敕绞胶痛郴ジ衅魇淙敕绞�。
5.根据权利要求1所述的合并单元测试装置，其特征在于所述测试装置包括交流采样 值还原模块，合并单元将采样数据通过光纤以太网口输入到检测装置，还原整秒点处的采 样点波形，输出方式有图形显示，录波格式输出。
6.根据权利要求1所述的合并单元测试装置，其特征在于所述测试装置包括有效值计 算�？椋喜⒌ピ牟裳萃ü咚俟庀丝谑淙氲胶喜⒌ピ馐宰爸蒙希酶盗⒁� 算法计算各个通道的电压、电流、有功、无功、功率因数等，比较各通道计算值与交流测试仪 输入量之间的误差。
7.根据权利要求1所述的合并单元测试装置，其特征在于所述测试装置包括标准模拟 量发生模块，该�？榘て当曜夹藕旁矗砍淌�5V，驱动能力300mA，2路输出，用于给ECT 和EPT提供模拟信号。
专利摘要本实用新型涉及一种合并单元测试装置，其特征在于包括光输入板、模拟量调理板、背板、主CPU板和模拟量输出板；所述光输入板和模拟量调理板分别与背板通过数据线或插件连接；所述主CPU板与模拟量输出板通过数据线或插件连接；该装置可以采用数字互感器输入方式和传统互感器输入方式；实现对合并单元输入输出的时间延时测试、采样精度测试、采样脉冲与时标的误差测试、实时波形数据分析显示、波形记录和测试数据显示等功能。
文档编号G01R31/00GK201886095SQ201020601619
公开日2011年6月29日 申请日期2010年11月11日 优先权日2010年11月11日
发明者宋合志, 李冰, 李刚, 王冬青, 申仲涛, 鹿洪刚 申请人:中国电力科学研究院
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
