亚星游戏官网-www.yaxin868.com

专利名称：包括异步时间交错数字化器的测试和测量仪器的制作方法
技术领域：
本发明涉及测试和测量仪器，并且更特别地涉及包括一个或多个异步时间交错数字化器的测试和测量仪器，该一个或多个异步时间交错数字化器使用谐波混频来减少噪声。
背景技术：
诸如数字示波器之类的测试和测量仪器的可用带宽可能会受到用于对输入信号进行数字化的模拟到数字转换器(ADC)的限制。ADC的可用带宽被限制到模拟带宽的较小部分或者ADC的最大采样率的一半。已经开发了各种技术以利用现有的ADC来对更高带宽的信号进行数字化。例如，同步时间交错可以被用于实现有效的更高采样率。多个ADC可以在单个采 样周期内适时地采样输入信号偏移。数字化后的输出可以被合并到一起以达到有效的倍增采样率。然而，如果ADC的模拟带宽变成限制因子，则需要诸如多路交错跟踪和保持放大器之类的高带宽前端来实现更高带宽。常规的基于跟踪和保持放大器的时间交错系统使得跟踪和保持放大器以与ADC信道带宽类似或者比ADC信道带宽慢的采样率来计时，从而ADC将具有足够的时间稳定到保持值。ADC与跟踪和保持放大器同步计时以便数字化地捕获每一个保持值。对于跟踪和保持放大器的这种限制转而限制ADC采样率。此外，为了满足奈奎斯特采样原理，ADC采样率被降低到低于ADC信道带宽的两倍。因此，需要许多时间交错ADC信道以实现期望的性倉泛。随着ADC信道数量的增加，系统的整体成本和复杂性也增加。例如，前端芯片现在必须驱动更多的ADC信道，包括附加的ADC电路、时钟电路等等，以使得整体网络采样率达到合适的值。芯片的尺寸和复杂性也导致更长的通信路径，并由此导致寄生电容、电磁噪声、设计难度等的增加。在另一技术中，输入信号的子带可以被下变频到可由较低采样率ADC通过的频率范围。换言之，宽的输入带宽可以被分成多个较低带宽ADC信道。在数字化之后，子带可以被数字化地上变频到各自的初始频率范围并且被合并成输入信号的表示。该技术的一个显著缺点是在对任意输入信号进行数字化时的固有噪声代价，其中任意输入信号的频率含量被路由至仅一个ADC信道。再次合并的输出将包括来自仅一个ADC的信号能量，但噪声能量来自所有ADC，从而降低了信噪比(SNR)。相应地，在异步时间交错架构中仍需要由所有ADC信道对任何频率输入信号进行数字化的改进方法和设备，从而避免噪声代价。

发明内容
根据本发明的一个方面，提供一种测试和测量仪器，包括分离器，被配置成将具有特定带宽的输入信号分离成多个分离信号，每个分离信号基本上包括所述输入信号的整个带宽；多个谐波混频器，每个谐波混频器被配置成将多个分离信号中的相关联的分离信号与相关联的谐波信号进行混频以生成相关联的混频信号；以及多个数字化器，每个数字化器被配置成对所述多个谐波混频器中的相关联的谐波混频器的混频信号进行数字化；其中与所述谐波混频器相关联的至少一个谐波信号的一阶谐波与至少一个数字化器的有效采样率不同。根据本发明的另一方面，提供一种方法，包括将具有特定带宽的输入信号分离成多个分离信号，每个分离信号基本上包括所述输入信号的整个带宽；将每个分离信号与相关联的谐波信号进行混频以生成相关联的混频信号；以及对每个混频信号进行数字化；其中与所述分离信号相关联的至少一个谐波信号的一阶谐波与在对混频信号进行数字化中使用的有效采样率不同。


图I为根据本发明实施方式的用于使用谐波混频的测试和测量仪器的ADC系统的框图。图2-8描述了图I中的用于测试和测量仪器的ADC系统中的各种信号的频谱分量的示例。图9-12为图I的谐波混频器的示例的框图。
具体实施例方式本公开描述了用于使用谐波混频的测试和测量仪器的ADC系统的实施方式。图I为根据本发明实施方式的用于使用谐波混频的测试和测量仪器的ADC系统的框图。在该实施方式中，所述仪器包括分离器10，所述分离器10被配置成将具有特定频谱的输入信号12分离成多个分离信号14和16，每个分离信号基本上包括输入信号12的整个频谱。分离器10可以是将输入信号12分离成多个信号的任何种类的电路。例如，分离器10可以为电阻分压器。因而，输入信号12的基本上所有频率分量可以存在于每个分离信号14和16中。然而，根据路径数、使用的谐波信号等等，对于分离器10的各种分离信号的频率响应可以是不同的。分离信号14和16分别被输入到谐波混频器18和24中。谐波混频器18被配置成将分离信号14与谐波信号20混频从而生成混频信号22。类似地，谐波混频器24被配置成将分离信号16与谐波信号26混频从而生成混频信号28。如这里所使用的，谐波混频器是一种被配置成将信号与多个谐波混频的设备。尽管已经描述了与谐波混频有关的乘法和/或混频，如下面将更加详细描述的，可使用具有将信号与多个谐波相乘结果的设备作为谐波混频器。在一些实施方式中，多个谐波可以包括零阶谐波，或者DC分量。例如，在一些实施方式中，谐波信号20可以是由公式(I)表示的信号l+2cos(2 JI F^)(I)这里F1表示一阶谐波且t表示时间。由此，具有公式(I)形式的信号具有处于DC和频率F1的谐波。谐波信号26可以是由公式⑵表示的信号
l-2cos(2 3i F^)(2)与谐波信号20类似，谐波信号26具有处于DC和频率F1的谐波。然而，频率F1的一阶谐波相对于谐波信号20中类似的一阶谐波是异相180度的。数字化器30被配置成对混频信号22进行数字化。类似地，数字化器32被配置成对混频信号28进行数字化。数字化器30和32可以是任何种类的数字化器。尽管未说明，但每个数字化器30和32可以根据需要具有预放大器、滤波器、衰减器和其他模拟电路。由此，输入到数字化器30的混频信号22例如可以被放大、衰减或者另外在数字化前进行滤波。数字化器30和32被配置成以有效采样率工作。在一些实施方式中，数字化器30可以包括单个模拟到数字转换器(ADC)。然而，在一些实施方式中，数字化器30可以包括以较低采样率工作的多个交错的ADC，以便实现更高的有效采样率。谐波信号20和26中的至少一者的一阶谐波与数字化器30和32中的至少一者的 有效采样率不同。例如，谐波信号20的一阶谐波F1可以是34GHz。数字化器30的采样率 可以是50GS/s。由此，一阶谐波F1与有效采样率不同。在一些实施方式中，谐波信号的一阶谐波不必是至少一个数字化器的有效采样率的整数倍或者约数。换言之，在一些实施方式中，与谐波混频器相关联的谐波信号的一阶谐波不是至少一个数字化器的有效采样率的整数倍或者约数。在一些实施方式中，谐波信号的一阶谐波处于至少一个数字化器的有效采样率和至少一个数字化器的有效采样率的一半之间。特别地，如以下将更加详细描述的，这种频率允许高于和/或低于一阶谐波的更高频率分量在频率上下混频至低于数字化器30的采样率的一半。由此，这种频率分量可以由数字化器30有效地进行数字化。需要理解的是，输入信号12的所有波段通过所有路径。换言之，当多于一个信道被合并以用于处理单个输入信号12时，每个信道或者路径接收基本上输入信号12的整个带宽。由于输入信号12通过所有的数字化器进行传送，所以信噪比被显著提高。滤波器36可以被配置成对来自数字化器30的数字化混频信号34进行滤波。类似地，滤波器42可以被配置成对来自数字化器32的混频信号40进行滤波。谐波混频器46和52被配置成将滤波后的混频信号38和44分别与谐波信号48和54混频。在一些实施方式中，谐波信号48和54在频率和相位上与相应的谐波信号20和26基本上类似。当谐波信号20和26为模拟信号，并且谐波信号48和54为数字信号时，针对这些谐波信号的缩放因子可以彼此相同或者相似。输出信号50和56被称为再混频信号50和56。合并器58被配置成将再混频信号50和56合并成重构的输入信号60。在一些实施方式中，合并器58可以不仅仅实现信号的相加。例如，可以在合并器58中实现平均、滤波、缩放等等。滤波器36和42、谐波混频器46和52、谐波信号48和54、合并器58和其他相关联的元件可以被数字地实现。例如数字信号处理器(DSP)、微处理器、可编程逻辑设备、通用目的处理器或者具有根据期望的合适外围设备的其他处理系统可以被用于实现处理数字信号的功能。完整集成到完全分立组件之间的任何变形均可以被用于实现该功能。可使用谐波信号20，26，48和54的一些同步形式。例如，谐波信号20和26的谐波可以被锁定到与数字化器30和32相关的时钟。在另一示例中，谐波信号可以被数字化。由此，一阶谐波将可用于同步谐波信号48和54。在另一示例中，波段外的音调可以被添加到混频信号22和28中的一个或者多个。使用34GHz、19. 125GHz和21. 25GHz音调或者34GHz的9/16和10/16的一阶谐波可以被添加到混频信号22。由于这些音调在由滤波器36最终建立的滤波带宽，即根据过渡带近似18GHz之外，所以这些音调对于重构的信号60具有基本上可忽略的影响。然而，由于音调可以比奈奎斯特频率低，即对于50GS/s采样率低于25GHz，则音调可以通过在滤波之前使用数字化混频信号34来获取。无论使用何种技术，谐波信号20和26与数字谐波信号48和54之间的相位和频率关系可以被维持。图2-8描述了图I中的用于测试和测量仪器的ADC系统中的各种信号的频谱分量的示例。参考图I和2，频谱100可以是输入信号12以及其后分离信号14的频谱。使用在方程(I)中定义的谐波信号的以上示例，分离信号14的DC分量通过，如频谱100所表示。然而，输入信号12的频谱100还与频率F1的一阶谐波混频。产生的频谱102是这种混频的产物。由此，混频信号22包括频谱100和频谱102的分量。这里以及在其他附图中，频谱分量被描述成独立和交迭的，但是实际频谱会是频谱100和102的组合。参考图I和3，频谱110类似地表示由于输入信号12与谐波信号26的DC谐波的 混频产生的混频信号28的分量。然而，对比图2，频谱112相对于图2的频谱102具有180度的相位差。如以上描述，谐波信号26的一阶谐波从谐波信号20的一阶谐波相移180度。谐波信号26中的该180度相移包括频谱112中的180度相移。180度相位差以虚线表示。图4和5表示滤波后的混频信号38和44的频谱。在一些实施方式中，滤波可以是相应数字化器30和32、滤波器36和42等等的固有的滤波功能。尽管图I中描述的滤波出现在数字化器36和42之后，但是滤波可以在其他位置执行。例如，一些滤波可以在数字化前出现。混频信号22和28可以利用具有接近数字化器30和32的有效采样率的一半的截止频率的低通滤波器进行滤波。滤波器36和42的滤波可以被添加到这种固有的和/或感应滤波。在一些实施方式中，混频信号22和28的网络滤波可以导致基本上补充谐波信号20和26的一阶谐波的频率的大约一半的频率响应。也就是说，高于频率F/2的给定偏移的频率响应和低于频率？/2的给定偏移的频率响应可以被相加成一。尽管一已经被用作示例，但是需要时也可使用其它值，诸如用于信号的缩放。此外，以上示例被描述为理想情况。也就是说，所实现的滤波可以具有不同的响应以解释非理想分量、校正等等。在频率响应的特定示例中，使用以上描述的34GHz的F1,频率F/2可以为17GHz。从DC到16GHz，频率响应可以为一。从16到18GHz，频率响应可以线性地从一变成零，穿过17GHz 处的 1/2。图4中的结果产生的频谱分量，表示滤波后的混频信号38包括频谱100的较低频率部分(由频谱120图示)以及频谱102的较低频率部分(由频谱122图示)。注意到由于混频，尽管在频率上反向，频谱122包括频谱100的较高子带的频率分量。类似地，图5的频谱分量130和132对应于图3的频谱110和112的较低频率分量。频谱112的180度相位关系在频谱132中被保留。因此，通过谐波混频，输入信号12的两个子带已经被数字化，即使子带的跨度已经超过与数字化器30和32相关的奈奎斯特带宽。在该实施方式中，每个混频信号，无论是模拟、数字、滤波后等等，包括输入信号12的每个子带的分量。也就是说，在该示例中，从混频信号22和28到滤波后的数字化混频信号38和44的每个信号均包括频谱100的低频子带和高频子带。特别地，输入信号12的子带已经被频移到基带子带的带宽内。在一些实施方式中，输入信号12的每个子带可以被频移到单个子带的带宽内。然而，根据子数目以及谐波信号，每个子带可以不存在于每个混频信号中。图6和图7表示再混频后的信号50和56的频谱。参考图I和图6，频谱表示再混频后的信号50。如以上所描述，滤波后的数字化混频信号38可以在谐波混频器46中与谐波信号48混频，其中所述谐波信号48在频率和相位上基本类似于谐波信号20。相应地，图4的频谱与DC分量和一阶谐波混频。
频谱140和142表示将来自图4的频谱120和122与DC分量混频的频谱。频谱144表示将频谱120与一阶谐波混频的结果。频谱146和148表示将图4的频谱122与一阶谐波的混频。类似地，图7表示再混频后的信号56的频谱。频谱150和152表示将DC分量与图5的频谱混频。频谱154表示将谐波信号54的一阶谐波与图5的频谱130混频。特别地，由于谐波信号54的一阶谐波具有相对180度相移，所以结果产生的频谱154也具有以虚线表示的180度相移。图5的频谱132还与谐波信号54的一阶谐波进行混频；然而，频谱132已经具有180度感应相移。因此，附加的180度相移引起以频谱156和158的实线表示的有效的0度相移。图8描述了图I中重构的输入信号60的频谱160。频谱162和164表示形成频谱160的分量子带。频谱166表示来自针对图6和图7描述的混频的附加边带。在该实施方式中，频谱166可以被滤除；然而，在其它实施方式中，子带可以在一阶谐波频率F1之外扩展。在该实施方式中，从较低频率子带中生成的频谱166可以通过相消合并被消除。由于对再混频信号50和56的分量的相对定相，在其原始频率范围中的子带相长合并，然而在其原始频率范围之外的子带被定相成相消合并。参考图6-8，当合并时，频谱140和150相长合并从而产生频谱162。当频谱是180度异相时，频谱142和152相消合并。因而，在基带子带内的频谱中，剩余子带为原始子带。类似地，对于从大约F/2至F1的子带，频谱146和156相长合并成频谱164，而频谱144和154相消合并。频谱148和158相长合并成频谱166 ;然而，频谱166可以在其处于期望的输入频谱范围之外时被滤除，其中在该情况中期望的输入频谱范围大约小于频率
F10如频谱162和164所示，过渡发生在频率F/2附近。该过渡为以上参考图4和5描述的滤波结果。特别地，频谱162和频谱164的坡度为互补的。因此，当频谱162和164的频率分量被合并时，频谱160结果部分基本上与原始频率频谱匹配。相应地，通过将输入信号12与各种谐波信号混频，输入信号12的子带可以被数字化器的较低带宽穿过。尽管混频信号包括交迭子带，由于谐波信号的定相，当按上述所描述的进行合并时，子带进行相长和相消合并从而产生输入信号12基本准确的表示。图9-12为图I的谐波混频器的示例框图。在一些实施方式中，混频器可以被用来将分离信号14和16与对应的谐波信号20和26进行混频。在所有端口上可以通过DC和基带信号的混频器可以被用作谐波混频器。
图9A和9B描述了谐波混频器的示例，所述谐波混频器可以代表如以上所描述的谐波混频器18、24、46和/或52的任意一者或者多者。图9A描述了 2路时间交错开关。图9B描述了 N路时间交错开关。在这些实施方式中，开关180和/或181被配置成接收输入信号182。当使用2路开关180时，输入信号182响应于控制信号188而被切换至输出184和186。当使用N路开关181时，输入信号182响应于控制信号188而被切换至输出184、186 一直至第N个输出187。例如，开关181可以为三掷开关，四掷开关等，一直至N掷开关，其中N掷开关使得输入信号182在每个点或者输出处花费其时间的1/N。由于增加了更多的路径和子带，谐波信号的谐波可以被适当地定相。在一些实施方式中，谐波信号的相对相移可以以由子带数量划分的一个周期的时移而在相位上分隔开。 当脉冲变得比整个时钟周期更短时，谐波含量变得更丰富。例如，对于两路或者三路开关，零阶谐波(DC)以及一阶谐波被使用。对于四路或者五路开关，零阶谐波、一阶谐波和二阶谐波可以被使用。对于六路或者七路开关，零阶谐波、一阶谐波、二阶谐波和三阶谐波可以被使用。随着N的增加，脉冲变得更窄，从而生成更丰富的谐波含量。控制信号188可以为具有一阶谐波的基础频率或者如以上所描述的其它合适的谐波频率的信号。输入信号182的所有频带通过所有路径，即至每个输出路径(例如，184、186，一直到第N个输出187)。例如，参考开关180，控制信号188可以为具有基础频率34GHz的方波。作为切换的结果，输出184将在控制信号的一半周期期间接收输入信号182并且在相反的半个周期期间近似为零。实际上，输出184为输入信号182乘以在零和一之间以34GHz振荡的方波。该方波可以由公式(3)表示。0.5 + —sin(2^0 + — sin(6^/) + ...(3)
nhn公式(3)为该方波的泰勒级数展开。DC和前两个谐波被列出。此处F1S 34GHz。尽管分量的幅度不同，但公式(I)和(3)包括相似的谐波。输出186类似于输出184 ;然而，在输入信号182被路由至输出186的时间周期相对输出184被反转。结果是再次类似于将输入信号182乘以由公式(4)定义的方波。0.5-三+…(4)
TtIn类似于公式(3)，公式(4)类似于如在以上公式(2)中描述的谐波信号。因此，开关180的切换的乘法结果是基本上类似于将分离信号与以上描述的谐波信号进行混频。此夕卜，在该示例中，开关可以充当分离器10和谐波混频器18和24。然而，在其它实施方式中，开关180可以为单刀单掷开关并且充当单一谐波混频器。尽管DC分量和一阶谐波的相对幅度不同，但这种不平衡可以通过合适路径中的补偿滤波器进行校正。例如，以上描述的在频率F/2至频率F1之间的子带可以具有在合并器58中的再合并期间施加的与基带子带不同的增益。此外，以上公式(3)和(4)还列出了三阶谐波。在一些实施方式中，三阶谐波可能是期望的。然而，如果不是，该谐波的效应可以通过合适的滤波进行补偿。例如，输入信号12可以被滤波以将高于频率F1的频率分量移除。因而，该频率分量不存在与3*Fi的频率进行混频。此外，在数字化器之前的滤波可以将任何更高阶次的频率分量移除，所述更高阶次频率分量否则会由于混叠影响数字化后的信号。如果发生由于模拟失配的交错误差，可以做出硬件调节以用于混频时钟幅度和相位。调节随后可以被校正以将交错失配激励最小化。可替换地，或者除以上方法之外，硬件失配可以被特征化，并且线性、时变校正滤波器可以被用来消除交错激励。此外，在一些情况中，开关不一定一直理想地工作。例如，错误的开关会在某一方向上花费比其它更多的时间，从而引起歪曲的占空比。数字谐波混频器46和52可以被配置成通过对数字谐波信号48和/或54的幅度或者相位进行微调的方式补偿可能存在于模拟谐波信号20和/或26中的相位或幅度误差。图10为另一谐波混频器的示例。开关电路200被配置成响应于控制信号206交替地将两个输入信号202和204切换至输出208和210。控制信号206可以再次为方波或者其它类似的信号从而使得开关电路200的开关能够切换。在控制信号206的一半周期期间，输入信号202被切换至输出208同时输入信号204被切换至输出210。在另一半周期期间，输入信号202被切换至输出210而输入信号204被切换至输出208。·在一些实施方式中，输入信号204可以是输入信号202的反转和缩放版。以上描述的这种输入和切换的结果是来自针对图9A的开关180描述的电平的DC和其它谐波的再次平衡。例如，输入信号204可以为输入信号202的分数反转版。例如,输出208和210的有效输出可以是在I和(2-Ji )/(2+Ji)之间切换，而不是由图9A的开关180在I和0之间切换。因而，幅度和DC电平可以按照期望调整以产生谐波之间期望的平衡。图11描述了谐波混频器的可替换示例。谐波混频器170包括分离器172、混频器175和合并器177。分离器172被配置成将输入信号171分离成信号173和174。信号174被输入到合并器177。由于信号174不与另一信号进行混频，所以信号174可以充当以上描述的谐波混频器的DC分量。信号173被输入到混频器175。信号176与信号173进行混频。在一些实施方式中，信号176可以为单一谐波，诸如以上描述的频率匕。如果附加的谐波为期望的，则附加的混频器可以被提供并且各自的输出在合并器177中合并。在另一实施方式中，信号176可以包括多个谐波。只要混频器175的端口带宽可以提供期望的频率范围，单一混频器175可以被使用。然而，由于以上描述的谐波信号的DC分量被通过不同路径传送到合并器177，所以接收信号173和176的混频器端口不需要对DC进行操作。相应地，可使用更多种类的混频器。一旦信号179和174在混频器177中合并，输出信号178基本类似于以上描述的混频信号。在一些实施方式中，分离器172可以但并不必要对称地分离输入信号171。例如，输出信号174的分离器的一侧可以具有处于或者高于以上描述的滤波截止频率的带宽。输出信号173的分离器172的一侧可以具有以信号176的谐波为中心的频率范围以及两倍或者更多于以上描述的滤波截止频率的带宽。换言之，分离器172的频率响应对于每个路径可以不必为相同并且可以按照需要进行定做。图12是图9A的通用拓扑结构的谐波混频器的另一示例。在这一实施方式中，谐波信号224可以通过变压器225被输入到与混频器类似的二极管环220。输入信号222可以被输入到变压器225的抽头。由此，根据谐波信号224，输入信号222可以在输出226和228之间切换。例如，谐波信号224使得当变压器的底端为正且顶端为负时左路二极管227打开，或者当变压器的极性反转时右路二极管229打开。在这种方式中，输入信号222交替地路由到输出228和输出226。在一些实施方式中，附加的二极管环可以被用于终止输出和/或注入输入信号222的子带的反转部分以达到更高增益、补偿不平衡的谐波等等，如图10中的拓扑结构。在一些实施方式中，实现了两个路径和两个交迭子带。然而，如以上所提及的，可以使用任何数量的路径和子带。在这些实施方式中，所使用的谐波的数量可以等于子带数量的一倍半，向下取整，其中DC作为零阶谐波被包括在内。例如，对于三个子带，可以仅使用两个谐波。使用上述频率范围作为示例，一阶谐波可以频移高于频率F1的频率至基带子带。谐波信号的一阶谐波以120度相对相移被定相。由此，当在合并器58的合并期间子带处于合适的频率范围内时，子带频谱将具有相同的相移，例如0度相对相移。与此相对，不正确的频率范围内的子带的三个分量将在相位上彼此间以120度偏移。结果得到的频谱将相消合并以消除不正确的子带。当增加更多的路径和子带时，谐波信号的谐波被适当地定相。在一些实施方式中，谐波信号的相对相位 偏移以由子带数量划分的一个周期的时间偏移在相位上间隔开。尽管以上描述的实施方式中数字信号可以基本上被即时处理，但这种数字化后的处理可以按期望延迟。例如，来自数字化器30和32的数字化后的数据可以被存储在存储器中以用于后续处理。此外，尽管数字滤波、混频和合并被描述为分散的操作，但这种操作可以被合并、合成到其他功能等等中。此外，由于以上讨论假定理想组件，可以将附加的补偿引入这种处理，以适当地校正非理想组件。此外，当处理数字化后的信号时，改变频率范围、混频等等导致代表这种改变的更高采样率。数字化后的信号可以被适当地上采样、插值等等。另一实施方式包括在计算机可读介质上体现的计算机可读代码，当计算机可读代码被执行时使得计算机执行以上所描述的操作。在此处使用时，计算机为可以执行代码的任何设备。微处理器、可编程逻辑设备、多处理器系统、数字信号处理器、个人计算机等等均是这一计算机的示例。在一些实施方式中，计算机可读介质可以是被配置成以非瞬时方式存储计算机可读代码的有形计算机可读介质。尽管已经描述了特定实施方式，但是可以理解的是本发明的原理不仅限于这些实施方式。可以在不偏离如所附权利要求提出的本发明的原理的情况下做出变形和修改。
权利要求
1.一种测试和测量仪器，包括 分离器，其被配置成将具有特定带宽的输入信号分离成多个分离信号，每个分离信号基本上包括所述输入信号的整个带宽； 多个谐波混频器，每个谐波混频器被配置成将多个分离信号中的相关联的分离信号与相关联的谐波信号进行混频以生成相关联的混频信号；以及 多个数字化器，每个数字化器被配置成对所述多个谐波混频器中的相关联的谐波混频器的混频信号进行数字化； 其中与所述谐波混频器相关联的至少一个谐波信号的一阶谐波与至少一个数字化器的有效采样率不同。
2.根据权利要求I所述的测试和测量仪器，其中与所述谐波混频器相关联的至少一个谐波信号的一阶谐波不是至少一个数字化器的有效采样率的整数倍或者约数。
3.根据权利要求I所述的测试和测量仪器，其中与所述谐波混频器相关联的至少一个谐波信号的一阶谐波处于至少一个数字化器的有效采样率和至少一个数字化器的有效采样率的一半之间。
4.根据权利要求I所述的测试和测量仪器，其中每个混频信号包括单个子带的带宽内的输入信号的至少两个子带。
5.根据权利要求4所述的测试和测量仪器，其中所述单个子带是基带子带。
6.根据权利要求4所述的测试和测量仪器，其中每个混频信号包括单个子带的带宽内的输入信号的每个子带。
7.根据权利要求I所述的测试和测量仪器，还包括多个数字滤波器，每个数字滤波器被配置成对相关联的数字化混频信号进行滤波，以便与数字化混频信号相关联的频率响应基本上补充相关联的谐波信号的一阶谐波的频率的大约一半。
8.根据权利要求7所述的测试和测量仪器，还包括多个数字谐波混频器，每个数字谐波混频器被配置成将相关联的滤波后的数字化混频信号与在频率和相位上与关联于数字化混频信号的谐波信号基本上相似的数字谐波信号进行混频，从而生成相关联的再混频信号。
9.根据权利要求8所述的测试和测量仪器，还包括合并器，该合并器被配置成将与数字谐波混频器相关联的再混频信号合并成重构的输入信号。
10.根据权利要求8所述的测试和测量仪器，其中由多个谐波混频器混频的谐波信号是模拟谐波信号，并且其中数字谐波混频器被配置成通过调整数字谐波信号的幅度或者相位来补偿模拟谐波信号中的相位或者幅度误差。
11.根据权利要求I所述的测试和测量仪器，其中每个谐波信号至少包括等于子带数量的一倍半的向下取整的数量的谐波。
12.根据权利要求11所述的测试和测量仪器，其中所述谐波信号以由子带数量划分的一个周期的时间偏移而在相位上分隔开。
13.—种方法,包括 将具有特定带宽的输入信号分离成多个分离信号，每个分离信号基本上包括所述输入信号的整个带宽； 将每个分离信号与相关联的谐波信号进行混频以生成相关联的混频信号；以及对每个混频信号进行数字化； 其中与所述分离信号相关联的至少一个谐波信号的一阶谐波与在对混频信号进行数字化中使用的有效采样率不同。
14.根据权利要求13所述的方法，其中与所述分离信号相关联的至少一个谐波信号的一阶谐波不是在对混频信号进行数字化中使用的有效采样率的整数倍或者约数。
15.根据权利要求13所述的方法，其中与所述分离信号相关联的至少一个谐波信号的一阶谐波处于在对混频信号进行数字化中使用的有效采样率和在对混频信号进行数字化中使用的有效采样率的一半之间。
16.根据权利要求13所述的方法，其中每个混频信号包括单个子带的带宽内的输入信号的至少两个子带。
17.根据权利要求16所述的方法，其中所述单个子带是基带子带。
18.根据权利要求16所述的方法，其中每个混频信号包括单个子带的带宽内的输入信号的每个子带。
19.根据权利要求13所述的方法，还包括对每个数字化混频信号进行滤波，以便与数字化混频信号相关联的频率响应基本上补充相关联的谐波信号的一阶谐波的频率的大约一半。
20.根据权利要求19所述的方法，还包括将每个滤波后的数字化混频信号与在频率和相位上与关联于数字化混频信号的谐波信号基本上相似的数字谐波信号进行混频，从而生成相关联的再混频信号。
21.根据权利要求20所述的方法，还包括将再混频信号合并成重构的输入信号。
22.根据权利要求20所述的方法，其中谐波信号是模拟谐波信号，并且其中将每个滤波后的数字化混频信号与数字谐波信号进行混频包括通过调整数字谐波信号的幅度或者相位来补偿模拟谐波信号中的相位或者幅度误差。
23.根据权利要求13所述的方法，其中每个谐波信号至少包括等于子带数量的一倍半的向下取整的数量的谐波。
24.根据权利要求23所述的方法，其中所述谐波信号以由子带数量划分的一个周期的时间偏移而在相位上分隔开。
全文摘要
本发明涉及包括异步时间交错数字化器的测试和测量仪器。一种测试和测量仪器，包括分离器，被配置成将具有特定带宽的输入信号分离成多个分离信号，每个分离信号基本上包括所述输入信号的整个带宽；多个谐波混频器，每个谐波混频器被配置成将多个分离信号中的相关联的分离信号与相关联的谐波信号进行混频以生成相关联的混频信号；以及多个数字化器，每个数字化器被配置成对所述多个谐波混频器中的相关联的谐波混频器的混频信号进行数字化。与所述谐波混频器相关联的至少一个谐波信号的一阶谐波与至少一个数字化器的有效采样率不同。
文档编号G01R13/02GK102798746SQ201210235698
公开日2012年11月28日 申请日期2012年5月26日 优先权日2011年5月26日
发明者D·G·克尼林 申请人:特克特朗尼克公司