亚星游戏官网-www.yaxin868.com

专利名称：实用阻抗检测器的制作方法
技术领域：
本实用新型涉及一种阻抗检测器，尤其是一种抗干扰的阻抗检测 仪器，具体地说是一种实用阻抗检测器。
背景技术：
目前，随着无线电通信技术的发展，无线通讯设备越来越多，造 成现在的电磁环境越来越恶劣。通信设备间的相互干扰越来越严重， 甚至会影响通信设备的正常工作。由于电磁环境越来越恶劣，天调必 须能在很强的外部电磁干扰的条件下正常调谐和工作。在有很强的外 部干扰信号时，天调调谐过程中检测的电压电流取样信号的精确度直 接影响调谐的结果。现有的阻抗检测仪检测精度不高，去除外部射频 干扰的能力不足，无法保证天调在有很强的外部干扰信号时能够正常 调谐工作。 发明内容
本实用新型的目的是针对现在的电磁环境恶劣，天调在很强的外 部电磁干扰的条件下调谐精度不高的问题，设计了一种检测精度高， 去除外部射频干扰能力强，软硬件结合的实用阻抗检测器，保证天调 在有很强的外部干扰信号时能够正常调谐。
本实用新型的技术方案是一种实用阻抗检测器，其特征是它包括电压取样电路、电流取样
电路，混频滤波电路1、 2，模拟/数字转换电路A/D1、 A/D2,数字 信号处理电路DSP，可编程逻辑集成电路FPGA，直接数字式频率合 成电路DDS，功率放大电路，被测射频信号接入到电压取样电路、 电流取样电路的输入端，电压取样电路和电流取样电路的输出端分别 接混频滤波电路1和混频滤波电路2的输入端，混频滤波电路1和混 频滤波电路2的另一个输入端均与功率放大电路的输出端相连，功率 放大电路的输入端与直接数字式频率合成电路DDS的输出端相连， 直接数字式频率合成电路DDS的输入端与可编程逻辑集成电路 FPGA的对应输出端相连，混频滤波电路1和混频滤波电路2的输出 端分别与模拟/数字转换电路A/D1和模拟/数字转换电路A/D2的信号 输入端相连，模拟/数字转换电路A/D1和模拟/数字转换电路A/D2的 控制输入端均与可编程逻辑集成电路FPGA的控制输出端相连， A/D1和A/D2的数字信号输出端与数字信号处理电路DSP的对应信 号输入端相连，DSP的缓冲串行输出口与A/D1、 A7D2的对应串行输 入口相连，数字信号处理电路DSP的数据线、地址线、控制线与可 编程逻辑集成电路FPGA的对应数据线、地址线、控制线双向连接， 数字信号处理电路DSP的串行输出口接后续电路。
所述的电压取样电路，包括变压器T2、电阻R13-R24、电容 C8-C14和电感L4-L6，变压器T2的初级线圈的信号输入端作为电压 取样电路的信号输入接被测的射频信号，电压取样电路的信号输出端 从电阻R23和电阻R24的连接点引出接混频滤波电路1的输入，电流取样电路，包括变压器Tl 、电阻Rl-R12、电容Cl-C7和电感Ll-L3， 变压器Tl的初级线圈的信号输入端作为电流取样电路的信号输入接 被测的射频信号，电流取样电路的信号输出端从电阻Rll和电阻R12 的连接点引出接混频滤波电路2的输入。
所述的混频滤波电路1包括由电阻R58、R59、R62、二极管V56、 V57构成的衰减保护电路，电阻R44，混频器U22，由电阻R64、R66、 R69，电容C75、 C73、运算放大器U11D构成的放大电路和由电阻 R45、电容C22构成的低通滤波电路，混频器U22的输入端口 8为混 频滤波电路1的信号输入端，其另一个输入端由电阻R58和R62的 连接点引出接电压取样电路的信号输出，混频滤波电路1的信号输出 端从放大电路的输出即电容C73、电阻R69和运算放大器U11D的连 接点引出接模拟/数字转换电路A/D1的信号输入，混频滤波电路2包 括由电阻R60、 R61、 R63、 二极管V58、 V59构成的衰减保护电路， 电阻R46、混频器U23，由电阻R65、 R67、 R70，电容C76、 C74, 运算放大器U11B构成的放大电路和由电阻R47、电容C24组成的低 通滤波电路，混频器U23的输入端口 8为混频滤波电路2的信号输 入端，其另一个输入端由电阻R60和R63的连接点引出接电流取样 电路的信号输出，混频滤波电路2的信号输出端从放大电路的输出即 电容C74、电阻R70和运算放大器U11B的连接点引出接模拟/数字 转换电路A/D2的信号输入。
所述的模拟/数字转换电路A/Dl包括运算放大器U8A，电阻R78、 R80、 R82、 R86、 R33、 R81、 R34、 R35、 R36，电容C25、 C79、 C85、C80、 C86、 C98、 C81、 C87、 C26、 C88、 C27、 C89、 C28和模拟/ 数字转换集成块U6，模拟/数字转换电路A/D1的信号输入端从电阻 R78和电容C25、 C79的连接点引出接混频滤波电路l的信号输出。 模拟/数字转换电路A/D2包括运算放大器U8C，电阻R79、R83、R84、 R87、 R85、 R37、 R38、 R39，电容C29、 C82、 C90、 C99、 C83、 C91、 C30、 C92、 C31、 C93、 C32和模拟/数字转换集成块U7,模拟/数字 转换电路A/D2的信号输入端从电阻R79和电容C29、 C82的连接点 引出接混频滤波电路2的信号输出。
所述的数字信号处理电路DSP包括数字信号处理集成块U2， FLASH存储器U1，电阻R40、 R76、 R77、 R89、 R73、 R74、 R75， 电容C42-C53、 C97、 CIOO、 C101和发光二极管V60。
所述的可编程逻辑集成电路FPGA包括可编程逻辑集成块U3， 晶体振荡器U4，由运算放大器U5A-U5F构成的非门集成块，电阻 R53-R56、 R88、 R68，电容C33-C41、 C84、 C94-C96和二极管V54。
所述的直接数字式频率合成电路DDS包括频率合成集成块Ul 8 ， 滤波器FL1，变压器T3，由电容C69、 C15、 C70、 C16、 C17、 C18、 C72禾n电感L9、 LIO、 Lll构成的滤波电路，由电阻R25、 R26、 R50 构成的衰减电路，电阻R31、R41、R42、R43、R52，电容C19、C54-C68， 衰减电路的输出即电阻R26的一端与隔直电容C19的一端相连，C19 的另一端作为直接数字式频率合成电路DDS的信号输出与功率放大 电路的信号输入即功率放大器V53的输入端相连。所述的功率放大电路包括功率放大器V53，滑动变阻器R48，电 容C20、 C102，电感L7、 L8，功率放大器V53的输入端为功率放大 电路的信号输入，功率放大电路的信号输出从功率放大器V53的输 出端和电感L7的连接点引出接隔直电容C21，隔直电容C21的另一 端接由电阻R27-R30、 R57、 R49和R51构成的分路器，电阻R28的 一端和电阻R30的一端作为分路器的两路输出分别与混频滤波电路 1、混频滤波电路2的信号输入相连。
本实用新型的有益效果
1、 本实用新型提高了检测的精度和调谐能力，能滤除干扰信号， 同时降低了对A/D集成块的要求，便于系统的实现。
2、 本实用新型运用到天调中，改善了天调的调谐指标性能，降 低了外界干扰信号对天调调谐的影响。


图1是本实用新型的原理框图。 图2是本实用新型的电压、电流取样电路图。 图3是本实用新型的混频滤波电路图。 图4是本实用新型的模拟/数字转换A/D电路图。 图5是本实用新型的数字信号处理器DSP的电路图。 图6是本实用新型的可编程逻辑集成电路FPGA的电路图。 图7是本实用新型的直接数字式频率合成器DDS的电路图。 图8为电压信号的软件处理框图具体实施方式
以下结合附图和实施例对本实用新型作进一步的说明。 本实用新型的实用阻抗检测器，其电路原理如图l-7所示，它包 括电压取样电路、电流取样电路，混频滤波电路1、 2，模拟/数字转
换电路A/D1、 A/D2，数字信号处理电路DSP，可编程逻辑集成电路 FPGA，直接数字式频率合成电路DDS，功率放大电路，被测射频信 号接入到电压取样电路、电流取样电路的输入端，电压取样电路和电 流取样电路的输出端分别接混频滤波电路1和混频滤波电路2的输入 端，混频滤波电路1和混频滤波电路2的另一个输入端均与功率放大 电路的输出端相连，功率放大电路的输入端与直接数字式频率合成电 路DDS的输出端相连，直接数字式频率合成电路DDS的输入端与可 编程逻辑集成电路FPGA的对应输出端相连，混频滤波电路1和混频 滤波电路2的输出端分别与模拟/数字转换电路A/D1和模拟/数字转 换电路A/D2的信号输入端相连，模拟/数字转换电路A/D1和模拟/ 数字转换电路A/D2的控制输入端均与可编程逻辑集成电路FPGA的 控制输出端相连，A/D1和A/D2的数字信号输出端与数字信号处理 电路DSP的对应信号输入端相连，DSP的缓冲串行输出口与A/D1、 A/D2的对应串行输入口相连，数字信号处理电路DSP的数据线、地 址线、控制线与可编程逻辑集成电路FPGA的对应数据线即端口 D0-D15、地址线即端口 All-A14、控制线双向连接，数字信号处理 电路DSP的串行输出口接后续电路。
本实用新型的电压取样电路，包括变压器T2、电阻R13-R24、 电容C8-C14和电感L4-L6，变压器T2的初级线圈的信号输入端作为电压取样电路的信号输入接被测的射频信号，电压取样电路的信号输
出端从电阻R23和电阻R24的连接点引出接混频滤波电路1的输入， 电流取样电路，包括变压器T1、电阻Rl-R12、电容C1-C7和电感 Ll-L3，变压器Tl的初级线圈的信号输入端作为电流取样电路的信 号输入接被测的射频信号，电流取样电路的信号输出端从电阻Rll 和电阻R12的连接点引出接混频滤波电路2的输入。
本实用新型的混频滤波电路1包括由电阻R58、 R59、 R62、 二 极管V56、 V57(型号可为IN4148)构成的衰减保护电路，电阻R44， 混频器U22 (型号可为SBL-1)，由电阻R64、 R66、 R69，电容C75、 C73运算放大器U11D (型号可为MAX4129ESD)构成的放大电路和 由电阻R45、电容C22构成的低通滤波电路，混频器U22(型号可为 SBL-1)的输入端口 8为混频滤波电路1的信号输入端，其另一个输 入端由电阻R58和R62的连接点引出接电压取样电路的信号输出， 混频滤波电路1的信号输出端从放大电路的输出即电容C73、电阻 R69和运算放大器U11D (型号可为MAX4129ESD)的连接点引出接 模拟/数字转换电路A/D1的信号输入，混频滤波电路2包括由电阻 R60、 R61、 R63、 二极管V58、 V59 (型号可为IN4148)构成的衰减 保护电路，电阻R46、混频器U23 (型号可为SBL-1)，由电阻R65、 R67、R70，电容C76、C74，运算放大器U11B(型号可为MAX4129ESD) 构成的放大电路和由电阻R47、电容C24组成的低通滤波电路，混频 器U23 (型号可为SBL-1)的输入端口 8为混频滤波电路2的信号输 入端，其另一个输入端由电阻R60和R63的连接点引出接电流取样电路的信号输出，混频滤波电路2的信号输出端从放大电路的输出即
电容C74、电阻R70和运算放大器U11B (型号可为MAX4129ESD) 的连接点引出接模拟/数字转换电路A/D2的信号输入。
本实用新型的模拟/数字转换电路A/D1包括运算放大器U8A(型 号可为MAX4129ESD)，电阻R78、 R80、 R82、 R86、 R33、 R81、 R34、 R35、 R36，电容C25、 C79、 C85、 C80、 C86、 C98、 C81、 C87、 C26、 C88、 C27、 C89、 C28和模拟/数字转换集成块U6 (型号可为 AD73311ARS)，模拟/数字转换电路A/D1的信号输入端从电阻R78 和电容C25、 C79的连接点引出接混频滤波电路l的信号输出。模拟 /数字转换电路A/D2包括运算放大器U8C(型号可为MAX4129ESD)， 电阻R79、 R83、 R84、 R87、 R85、 R37、 R38、 R39，电容C29、 C82、 C90、 C99、 C83、 C91、 C30、 C92、 C31、 C93、 C32和模拟/数字转 换集成块U7 (型号可为AD73311ARS)，模拟/数字转换电路A/D2 的信号输入端从电阻R79和电容C29、 C82的连接点引出接混频滤波 电路2的信号输出。
本实用新型的数字信号处理电路DSP包括数字信号处理集成块 U2 (型号可为TMS320VC5416PGE)， FLASH存储器U1 (型号可为 AM29DL800)，电阻R40、 R76、 R77、 R89、 R73、 R74、 R75，电容 C42-C53、 C97、 CIOO、 C101和发光二极管V60。
本实用新型的可编程逻辑集成电路FPGA包括可编程逻辑集成 块U3 (型号可为EPM7512AETC144)，晶体振荡器U4 (型号可为 TCXO-16384KHZ)，由运算放大器U5A-U5F (型号可为74AC04)构成的非门集成块，电阻R53-R56、 R88、 R68，电容C33-C41、 C84、 C94-C96和二极管V54 (型号可为IN4148)。
本实用新型的直接数字式频率合成电路DDS包括频率合成集成 块U18 (型号可为AD9951),滤波器FL1 (型号可为EMI-FIL TER-102),变压器T3 (匝数比为l: 1)，由电容C69、 C15、 C70、 C16、 C17、 C18、 C72禾n电感L9、 LIO、 Lll构成的滤波电路，由电 阻R25、 R26、 R50构成的衰减电路，电阻R31、 R41、 R42、 R43、 R52，电容C19、 C54-C68，衰减电路的输出即电阻R26的一端与隔 直电容C19的一端相连，C19的另一端作为直接数字式频率合成电路 DDS的信号输出与功率放大电路的信号输入即功率放大器V53的输 入端相连。
本实用新型的功率放大电路包括功率放大器V53 (型号可为 ERA-50SM)，滑动变阻器R48，电容C20、 C102，电感L7、 L8，功 率放大器V53 (型号可为ERA-50SM)的输入端为功率放大电路的信 号输入，功率放大电路的信号输出从功率放大器V53 (型号可为 ERA-50SM)的输出端和电感L7的连接点引出接隔直电容C21 ，隔 直电容C21的另一端接由电阻R27-R30、 R57、 R49禾卩R51构成的分 路器，电阻R28的一端和电阻R30的一端作为分路器的两路输出分 别与混频滤波电路1、混频滤波电路2的信号输入相连。
本实用新型的电压、电流取样信号经混频滤波电路产生8KHz的 中频信号，用模拟/数字转换电路A/D1、 A/D2分别对电压、电流信 号进行模拟/数字转换，数字信号处理电路DSP对所得的数字信号进行处理，就可以得出比较精确的阻抗和相位值。为了适应不同功率等 级下的电压、电流取样，取样电路采用磁芯耦合的方式，采样的比率
为-24dB，选用的磁芯为NX0600①13X8X6。电压、电流的取样信 号在混频滤波电路1、 2中与频率合成器DDS产生的本振信号混频后 得到8kHz中频信号，由模拟/数字转换电路A/D1和模拟/数字转换电 路A/D2分别且同时对电压、电流的取样信号进行模拟/数字转换，模 拟/数字转换的采样速率为32kHz，模拟/数字转换后的数字信号送数 字信号处理电路DSP进行软件处理。
本实用新型的电压、电流取样信号数字化后的信号x (n)经过 一个中心频率为8kHz的数字式带通滤波器，阻带为-80dB，只要干 扰信号不在数字式带通滤波器的通带内，干扰信号即被滤除。对滤波 后的数据进行傅立叶变换DFT，即可求出电压、电流信号的幅值和相 位，即UZal和IZa2，根据R=U/I就可以得出比较精确的阻抗和 相位值，这就为调谐提供了一个准确的调谐依据。图8为电压信号的 软件处理框图，电流的处理方法相同。
权利要求1.一种实用阻抗检测器，其特征是它包括电压取样电路、电流取样电路，混频滤波电路1、2，模拟/数字转换电路A/D1、A/D2，数字信号处理电路DSP，可编程逻辑集成电路FPGA，直接数字式频率合成电路DDS，功率放大电路，被测射频信号接入到电压取样电路、电流取样电路的输入端，电压取样电路和电流取样电路的输出端分别接混频滤波电路1和混频滤波电路2的输入端，混频滤波电路1和混频滤波电路2的另一个输入端均与功率放大电路的输出端相连，功率放大电路的输入端与直接数字式频率合成电路DDS的输出端相连，直接数字式频率合成电路DDS的输入端与可编程逻辑集成电路FPGA的对应输出端相连，混频滤波电路1和混频滤波电路2的输出端分别与模拟/数字转换电路A/D1和模拟/数字转换电路A/D2的信号输入端相连，模拟/数字转换电路A/D1和模拟/数字转换电路A/D2的控制输入端均与可编程逻辑集成电路FPGA的控制输出端相连，A/D1和A/D2的数字信号输出端与数字信号处理电路DSP的对应信号输入端相连，DSP的缓冲串行输出口与A/D1、A/D2的对应串行输入口相连，数字信号处理电路DSP的数据线、地址线、控制线与可编程逻辑集成电路FPGA的对应数据线、地址线、控制线双向连接，数字信号处理电路DSP的串行输出口接后续电路。
2 .根据权利要求1所述的实用阻抗检测器，其特征是所述的电压取 样电路，包括变压器T2、电阻R13-R24、电容C8-C14和电感L4-L6， 变压器T2的初级线圈的信号输入端作为电压取样电路的信号输入接被测的射频信号，电压取样电路的信号输出端从电阻R23和电阻R24 的连接点引出接混频滤波电路l的输入，电流取样电路，包括变压器 Tl、电阻R1-R12、电容C1-C7和电感L1-L3，变压器Tl的初级线圈的信号输入端作为电流取样电路的信号输入接被测的射频信号，电流 取样电路的信号输出端从电阻Rll和电阻R12的连接点引出接混频 滤波电路2的输入。
3 .根据权利要求1所述的实用阻抗检测器，其特征是所述的混频滤波 电路1包括由电阻R58、 R59、 R62、 二极管V56、 V57构成的衰减 保护电路，电阻R44,混频器U22,由电阻R64、 R66、 R69,电容 C75、 C73、运算放大器U11D构成的放大电路和由电阻R45、电容 C22构成的低通滤波电路，混频器U22的输入端口 8为混频滤波电路 1的信号输入端，其另一个输入端由电阻R58和R62的连接点引出接 电压取样电路的信号输出，混频滤波电路1的信号输出端从放大电路 的输出即电容C73、电阻R69和运算放大器U11D的连接点引出接模 拟/数字转换电路A/D1的信号输入，混频滤波电路2包括由电阻R60、 R61、 R63、 二极管V58、 V59构成的衰减保护龟路，电阻R46、混 频器U23，由电阻R65、 R67、 R70，电容C76、 C74，运算放大器 U11B构成的放大电路和由电阻R47、电容C24组成的低通滤波电路， 混频器U23的输入端口 8为混频滤波电路2的信号输入端，其另一 个输入端由电阻R60和R63的连接点引出接电流取样电路的信号输 出，混频滤波电路2的信号输出端从放大电路的输出即电容C74、电 阻R70和运算放大器U11B的连接点引出接模拟/数字转换电路A/D2的信号输入。
4 .根据权利要求1所述的实用阻抗检测器，其特征是所述的模拟/数字转换电路A/D1包括运算放大器U8A，电阻R78、 R80、 R82、 R86、 R33、 R81、 R34、 R35、 R36，电容C25、 C79、 C85、 C80、 C86、 C98、 C81、 C87、 C26、 C88、 C27、 C89、 C28和模拟/数字转换集成块U6， 模拟/数字转换电路A/Dl的信号输入端从电阻R78和电容C25、 C79 的连接点引出接混频滤波电路1的信号输出。模拟/数字转换电路 A/D2包括运算放大器U8C，电阻R79、 R83、 R84、 R87、 R85、 R37、 R38、 R39，电容C29、 C82、 C90、 C99、 C83、 C91、 C30、 C92、 C31、 C93、 C32和模拟/数字转换集成块U7，模拟/数字转换电路A/D2的 信号输入端从电阻R79和电容C29、 C82的连接点引出接混频滤波电 路2的信号输出。
5 .根据权利要求1所述的实用阻抗检测器，其特征是所述的数字信 号处理电路DSP包括数字信号处理集成块U2， FLASH存储器Ul ， 电阻R40、 R76、 R77、 R89、 R73、 R74、 R75，电容C42-C53、 C97、 CIOO、 C101和发光二极管V60。
6 .根据权利要求1所述的实用阻抗检测器，其特征是所述的可编程 逻辑集成电路FPGA包括可编程逻辑集成块U3，晶体振荡器U4，由 运算放大器U5A-U5F构成的非门集成块，电阻R53-R56、 R88、 R68， 电容C33-C41、 C84、 C94-C96和二极管V54。
7 .根据权利要求1所述的实用阻抗检测器，其特征是所述的直接数 字式频率合成电路DDS包括频率合成集成块U18,滤波器FL1，变压器T3，由电容C69、 C15、 C70、 C16、 C17、 C18、 C72和电感 L9、 L10、 Lll构成的滤波电路，由电阻R25、 R26、 R50构成的衰减 电路，电阻R31、 R41、 R42、 R43、 R52，电容C19、 C54-C68,衰 减电路的输出即电阻R26的一端与隔直电容C19的一端相连，C19 的另一端作为直接数字式频率合成电路DDS的信号输出与功率放大 电路的信号输入即功率放大器V53的输入端相连。 8 .根据权利要求1所述的实用阻抗检测器，其特征是所述的功率放 大电路包括功率放大器V53,滑动变阻器R48，电容C20、 C102，电 感L7、 L8，功率放大器V53的输入端为功率放大电路的信号输入， 功率放大电路的信号输出从功率放大器V53的输出端和电感L7的连 接点引出接隔直电容C21，隔直电容C21的另一端接由电阻R27-R30、 R57、 R49和R51构成的分路器，电阻R28的一端和电阻R30的一端 作为分路器的两路输出分别与混频滤波电路1、混频滤波电路2的信 号输入相连。
专利摘要一种实用阻抗检测器，其特征是它包括电压取样电路、电流取样电路，混频滤波电路1、2，模拟/数字转换电路A/D1、A/D2，数字信号处理器DSP，可编程逻辑集成电路FPGA，直接数字式频率合成器DDS，功率放大电路。本实用新型具有抗干扰能力强，阻抗检测精确度高的优点，为天调调谐提供准确依据。
文档编号G01R27/08GK201222083SQ20082003382
公开日2009年4月15日 申请日期2008年4月8日 优先权日2008年4月8日
发明者姜孝伟 申请人:熊猫电子集团有限公司;南京熊猫电子股份有限公司;南京熊猫汉达科技有限公司