专利名称：一种具有全数字计频功能的示波器的制作方法
技术领域：
本发明涉及测试、测量技术领域，特别是涉及一种具有全数字计频功能的示波器。
背景技术：
示波器是一种用途十分广泛的电子测量仪器，目前的示波器主要包括两种:模拟示波器和数字示波器。参照图1，示出了现有技术中一种模拟示波器的结构示意图。示波器100的数据采样单元101对被测信号a进行数据采样，获得数字化的采样数据b ;模拟比较器102对被测信号a进行比较处理，将被测信号a转换为高低变化的比较信号C，为一方波信号；触发控制单元103依据该比较信号c产生一个触发控制信号d，采样存储单元104依据触发控制信号d对采样数据b进行存储，产生用于波形显示的波形显示数据e。参照图2，示出了现有技术中一种数字示波器的结构示意图。示波器200的数据采样单元201对被测信号a进行数据采样，获得数字化的采样数据b ;数字比较器202对采样数据b进行电平比较处理，获得数字化的比较数据f，触发控制单元203依据该比较数据f产生一个触发控制信号d，采样存储单元204依据触发控制信号d对采样数据b进行存储，产生波形显示数据e。随着技术进步，示波器的功能越来越完善，某些示波器还会具备一个计频功能，其主要作用是方便用户在观测信号的同时，可以精确的获取被测信号的频率。参照图3，示出了现有技术中一种具有计频功能的示波器的结构示意图。示波器300包括数据采样单元301、模拟比较器302、触发控制单元303、采样存储单元304和频率计数单元305，频率计数单元305用于产生一个具有闸门时间Ttl的闸门时间信号，并依据闸门时间信号对模拟比较器302产生的比较信号c进行频率计数，其中，在闸门时间Ttl的起始时刻，开始频率计数；在闸门时间Ttl的结束时刻，终止频率计数，最终产生的计频结果g即为被测信号a的频率值。参照图4,为现有技术的频率计数的原理示意图。
`
结合图3，频率计数单元305 —般使用计频的方法进行频率计数。如图4(a)所示，为采用计频方法进行频率计数的原理示意图。该方法使用比较信号c作为计频时钟，计算一定的闸门时间内共有了多少个计频时钟，参考时钟用于产生闸门时间信号，在计算频率时根据公式:计频结果g=计频时钟的个数/闸门时间Tc^从图4(a)中可以看出，由于闸门时间信号与比较信号c不同步，同步的时间为T，因此会导致闸门时间Ttl不是比较信号c的整数倍。由于该方法没有考虑Tl、T2这两段时间差，最终产生的计频结果g会有O I的频率误差。其中，Tl为闸门时间Ttl内，比较信号c的第一个上升沿到闸门时间Ttl的起始时刻之间的时间差；T2为闸门时间Ttl内，比较信号c的最后一个下降沿到闸门时间Ttl的结束时刻之间的时间差。此外，还有一种计周方式的频率计数方法。如图4(b)所示，为采用计周方式进行频率计数的原理示意图。该方法使用比较信号c的一个周期作为闸门时间Ttl，利用参考时钟去计算比较信号c的一个周期，根据该周期获得最终的计频结果g。从图4(b)中可以看出，由于比较信号c与参考时钟不同步，因此会导致比较信号c的周期不是参考时钟的整数倍，实际测量的比较信号C的周期为T。由于没有考虑到T3、T4这两段时间差，同样，也会因此带来O I的频率误差。其中，T3为闸门时间Ttl内，参考时钟的第一个上升沿到闸门时间Ttl的起始时刻之间的时间差；T4为闸门时间Ttl内，参考时钟的最后一个下降沿到闸门时间Ttl的结束时刻之间的时间差。另外，还有一种等精度方式的频率计数方法。如图4(c)所示，为采用等精度方式进行频率计数的原理示意图。该方法将比较信号c作为时钟，产生一个与比较信号c同步的、具有同步闸门时间Τ’的同步闸门时间信号，然后用参考时钟去计算同步闸门时间信号中的同步闸门时间Τ’，根据同步闸门时间Τ’换算出比较信号的频率。从图2(c)中可以看出，由于同步闸门时间Τ’与参考时钟不同步，同步的时间为Τ，因此会导致同步闸门时间Τ’不是参考时钟的整数倍。由于没有考虑到Τ5、Τ6这两段时间差，同样，也会因此带来O I的频率误差。其中，Τ5为同步闸门时间Τ’内，参考时钟的第一个上升沿到同步闸门时间Τ’的起始时刻之间的时间差，Τ6为同步闸门时间Τ’内，参考时钟的最后一个下降沿到同步闸门时间Τ’的结束时刻之间的时间差。可以看出，上述三种方法都存在频率计算的精度误差。
发明内容
本发明所要解决的技术问题是提供一种具有全数字计频功能的示波器，能够提高示波器的计频精度。为了解决上述问题，本发明公开了一种具有全数字计频功能的示波器，包括:数据采样单元，用于依据一个采样时钟对被测信号进行数字采样，获得采样数据；数字比较单元，用于对所述采样数据进行电平比较处理，产生比较数据；触发控制单元，用于依据所述比较数据，产生一个触发控制信号；采样存储单元，用于依据所述触发控制信号对所述采样数据进行存储，产生用于波形显示的波形显示数据；频率计数单元，用于依据一个系统时钟产生一个具有闸门时间的闸门时间信号；并依据所述闸门时间、所述闸门时间内比较数据的数据变化的总次数、所述闸门时间的起始时刻与所述闸门时间内比较数据的第一个数据变化之间的第一时间差、所述闸门时间的结束时刻与所述闸门时间内比较数据的最后一个数据变化之间的第二时间差，产生计频结
果O与现有技术相比，本发明具有以下优点:本发明用于频率计数的信号是数字比较单元输出的比较数据，它不作为时钟来计数，而是通过判断比较数据的数据变化来计数频率；同时，考虑了闸门时间的起始时刻与闸门时间内比较数据的第一个数据变化之间的第一时间差、以及闸门时间的结束时刻与闸门时间内比较数据的最后一个数据变化之间的第二时间差，将频率的测量误差减小到零，提高了示波器的计频精度。作为一种举例说明，本发明所述的频率计数单元由一个可编程逻辑器件构成。本发明节省了整机成本，完全不用模拟比较器、外围模拟触发电路，在现有的数字示波器的基础上，仅靠现有的逻辑单元，如FPGA，就可实现高精度的数字频率计，减少了硬件成本，降低了硬件故障风险。
作为一种举例说明，本发明所述的数据采样单元用于分别对多个通道的被测信号进行数字采样，获得相应的多路采样数据；所述数字比较单元用于分别对所述多路采样数据进行电平比较处理，产生相应的多路比较结果，并从所述多路比较结果中选择其中一路比较结果作为所述数据比较单元输出的比较数据。作为一种示例，在本举例说明中，所述数据采样单元还用于对一个外部引入信号进行信号比较处理，并响应于N个相位不同的过采样时钟，对所述信号比较处理后的结果进行数字采样，产生过采样结果；所述数字比较单元还用于选择所述过采样结果作为所述比较数据。作为一种变型，在本示例中，所述系统时钟与所述采样时钟、过采样时钟同步；所述采样时钟的频率是所述系统时钟的频率的整数倍；所述过采样时钟的频率是所述系统时钟的频率的整数倍。作为一种举例说明，本发明所述的频率计数单元包括:数据变化查找�？椋糜谝谰菟霰冉鲜莺退鱿低呈敝樱来位袢∷霰冉鲜莸牡ブ芷谑荼浠问坏谝环聪嗥鳎糜诙运稣⒚攀奔湫藕沤蟹聪啻恚桓龈次恍藕牛淮问奂悠鳎糜谝谰菟稣⒚攀奔湫藕藕透次恍藕牛运霰冉鲜莸牡ブ芷谑荼浠问欣奂硬僮鳎竦盟稣⒚攀奔淠诒冉鲜莸氖荼浠淖艽问�。作为一种示例，在本举例说明中，所述数据变化查找�？榛褂糜诩锹家蛔榈谝辉ぶ檬荩龅谝辉ぶ檬莅�:不同类型的比较数据、及其对应的单周期数据变化次数；所述数据变化查找�？橛糜谝谰菟霰冉鲜莺退鱿低呈敝樱铀龅谝辉ぶ檬葜谢袢∷龅ブ芷谑荼浠问Ｗ魑恢质纠诒揪倮得髦校龃问奂悠髟谒稣⒚攀奔湫藕盼叩缙绞保运龅ブ芷谑荼浠问欣奂硬僮鳎辉谒稣⒚攀奔湫藕庞筛叩缙阶偷缙绞保龅ブ芷谑荼浠问奂硬僮鞯慕峁魑荼浠淖艽问涑觯辉谒龈次恍藕盼叩缙绞保运龅ブ芷谑荼浠问奂硬僮鞯慕峁辶愀次�。作为一种举例说明，本发明所述的频率计数单元包括:第一边沿查找�？椋糜谝谰菟霰冉鲜荩谝桓鱿低呈敝又芷谀冢桓霰硎颈冉鲜莸牡谝桓鍪荼浠胨鱿低呈敝又芷谄鹗际笨讨渚嗬氲牡谝槐哐匚恢眯畔ⅲ⑼辈桓霰硎臼欠裼惺荼浠谋晔缎藕牛辉ご砟？椋糜谝谰菟霰晔缎藕藕退稣⒚攀奔湫藕沤械缙阶淮恚桓鍪鼓苄藕牛坏诙聪嗥鳎糜诙运稣⒚攀奔湫藕沤蟹聪啻恚桓龈次恍藕牛坏谝焕奂悠鳎糜谝谰菟鍪鼓苄藕藕透次恍藕牛运龅谝槐哐匚恢眯畔⒔欣奂硬僮鳎⒁谰莞美奂硬僮鞯慕峁竦盟龅谝皇奔洳�。作为一种示例，在本举例说明中，所述第一边沿查找模块还用于记录一组第二预置数据，所述第二预置数据包括:不同类型的比较数据、及其对应的第一边沿位置信息、是否有数据变化的标识；所述第一边沿查找�？橛糜谝谰菟霰冉鲜莺退鱿低呈敝樱铀龅诙ぶ檬葜胁龅谝槐哐匚恢眯畔⒑退霰晔缎藕�。作为一种示例，在本举例说明中，所述预处理�？榘�:
锁存器，用于输出一个初始值为低电平的锁存信号，并在所述闸门时间内所述标识信号第一次表示为有数据变化时，将所述锁存信号转换为高电平输出；锁存反相器，用于对所述锁存信号进行反相处理，产生一个反相信号；逻辑与�？椋糜诙运稣⒚攀奔湫藕藕头聪嘈藕沤新呒朐怂悴僮鳎鍪鼓苄藕�。作为一种示例，在本举例说明中，所述第一累加器包括:第一位置累加子�？椋糜谝谰菟鍪鼓苄藕藕透次恍藕牛运龅谝槐哐匚恢眯畔⒔欣奂硬僮鳎竦玫谝焕奂游恢茫坏谝皇奔浠袢∽幽？椋糜谝谰菟霾裳敝拥钠德屎凸裳敝拥钠德手唬龅谝焕奂游恢米晃龅谝皇奔洳睢Ｗ魑恢直湫停谑纠校龅谝晃恢美奂幼幽？樵谒鍪鼓苄藕盼叩缙绞保运龅谝槐哐匚恢眯畔⒔欣奂硬僮鳎辉谒鍪鼓苄藕庞筛叩缙阶偷缙绞保谝槐哐匚恢眯畔⒗奂硬僮鞯慕峁魑谝焕奂游恢檬涑觯辉诟次恍藕盼叩缙绞保缘谝槐哐匚恢眯畔⒗奂硬僮鞯慕峁辶愀次�。作为一种举例说明，本发明所述的所述频率计数单元包括:第二边沿查找�？椋糜谝谰菟霰冉鲜荩谝桓鱿低呈敝又芷谀冢桓霰硎颈冉鲜莸淖詈笠桓鍪荼浠胨鱿低呈敝又芷诮崾笨讨渚嗬氲牡诙哐匚恢眯畔ⅲ⒃诒冉鲜萦惺荼浠保辈桓鲋卦匦藕牛坏谌聪嗥鳎糜诙运稣⒚攀奔湫藕沤蟹聪啻恚桓龈次恍藕牛坏诙奂悠鳎糜谝谰菟稣⒚攀奔湫藕�、复位信号和重载信号，对所述第二边沿位置信息进行累加操作，并依据累加操作的结果获得所述第二时间差。作为一种示例，在本举例说明中，所述第二边沿查找�？榛褂糜诩锹家蛔榈谌ぶ檬荩龅谌ぶ檬莅�:不同类型的比较数据、及其对应的第二边沿位置信息、是否有数据变化的标识；所述第二查找�？橛糜谝谰菟霰冉鲜莺退鱿低呈敝樱铀龅谌ぶ檬葜胁龅诙哐匚恢眯畔⒑退鲋卦匦藕�。作为一种示例，在本举例说明中，所述第二累加器包括:第二位置累加子�？椋糜谝谰菟稣⒚攀奔湫藕�、复位信号和重载信号，对所述第二边沿位置值进行累加操作，获得第二累加位置；第二时间获取子�？椋糜谝谰菟霾裳敝拥钠德屎凸裳敝拥钠德手唬龅诙奂游恢米晃龅诙奔洳�。作为一种变型，在示例中，所述第二位置累加子�？樵谡⒚攀奔湫藕盼叩缙绞保运龅诙哐匚恢眯畔⒔欣奂硬僮鳎辉诨袢〉剿鲋卦匦藕攀保诙哐匚恢眯畔⒗奂硬僮鞯慕峁挛胨鲋卦匦藕磐辈牡诙哐匚恢眯畔ⅲ辉谒稣⒚攀奔湫藕庞筛叩缙阶偷缙绞保诙哐匚恢眯畔⒗奂硬僮鞯慕峁魑诙奂游恢檬涑觯辉诟次恍藕盼叩缙绞保缘诙哐匚恢眯畔⒗奂硬僮鞯慕峁辶愀次�。作为一种举例说明，本发明所述的频率计数单元依据所述闸门时间、所述闸门时间内比较数据中数据变化“10”的总次数、所述闸门时间的起始时刻与所述闸门时间内比较数据的第一个数据变化“10”之间的第一时间差、所述闸门时间的结束时刻与所述闸门时间内比较数据的最后一个数据变化“10”之间的第二时间差，产生所述计频结果。
作为一种举例说明，本发明所述的频率计数单元依据所述闸门时间、所述闸门时间内比较数据中数据变化“01”的总次数、所述闸门时间的起始时刻与所述闸门时间内比较数据的第一个数据变化“01”之间的第一时间差、所述闸门时间的结束时刻与所述闸门时间内比较数据的最后一个数据变化“01”之间的第二时间差，产生所述计频结果。
图1是现有技术中一种模拟示波器的结构示意图；图2是现有技术中一种数字示波器的结构示意图；图3是现有技术中一种具有计频功能的示波器的结构示意图；图4是现有技术的频率计数的原理示意图；图5是本发明一种具有全数字计频功能的示波器实施例的结构示意图；图6是本发明示波器实施例的一种举例说明的结构示意图。图7是本发明频率计数的原理图。图8是本发明实施例所述的频率计数单元的结构示意图；图9是本发明实施例所述的数据变化计数器的结构示意图；图10是本发明实施例所述的第一时间计数器的结构示意图；图11是本发明实施例所述的第二时间计数器的结构示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本发明作进一步详细的说明。参照图5，示出了本发明一种具有全数字计频功能的示波器实施例的结构示意图，本实施例提出的示波器500包括:数据采样单元501、数字比较单元502、触发控制单元503、采样存储单元504和频率计数单元505。数据采样单元501，其依据一个采样时钟h对被测信号a进行数字采样，获得采样数据b ；数字比较单元502，其对采样数据b进行电平比较处理，产生比较数据f ；触发控制单元503，其依据比较数据f产生一个触发控制信号d ；采样存储单元504，其依据触发控制信号d对采样数据b进行存储，产生用于波形显示的波形显示数据e ；结合图7，频率计数单元505依据一个系统时钟i产生一个具有闸门时间Ttl的闸门时间信号j ;并依据闸门时间I；、闸门时间Tci内比较数据f的数据变化的总次数m、闸门时间Ttl的起始时刻与闸门时间Ttl内比较数据f的第一个数据变化之间的第一时间差tl、闸门时间Ttl的结束时刻与闸门时间Ttl内比较数据f的最后一个数据变化之间的第二时间差t2，产生计频结果g。本实施例所述的被测信号a由示波器的通道输入至数据采样单元501中，数据采样单元501相当于模数转换器ADC，其依据采样时钟h对被测信号a进行模拟到数字的转换，实现数据采样；之后，数据采样单元501将得到的采样数据b分别传送至数字比较单元502和采样存储单元504中。一般的，在数据采样单元501之前还会有一个模拟前端电路，用于实现对被测信号a的缓冲、衰减、带宽限制等等一系列的操作处理。模拟前端电路的具体实现可以采用多种设计方案，此处不在赘述。数字比较单元502通常由一系列粘滞比较器构成，每一个粘滞比较器可以是Sbit比较精度，比较电平及粘滞范围均可设置。比较电平和粘滞范围组合后可以得到两个物理比较电平，称为上电平和下电平。如果粘滞比较器输入的采样数据b (Sbit)大于上电平，则粘滞比较器输出逻辑“l”(lbit);如果输入的采样数据b小于下电平，则粘滞比较器输出逻辑“O”(Ibit)。频率计数单元505依据系统时钟i产生具有闸门时间Ttl的闸门时间信号j，也就是说，用系统时钟去同步闸门时间的开始时刻和结束时刻，可以是系统时钟的上升沿同步或者下降沿同步。用户可以根据需要来设置闸门时间Ttl的长短，例如，可以设置为:100ms、500ms、Is等。如果闸门时间Ttl较短,则频率计数单元505的计频速度较快；如果闸门时间Ttl较长，则频率计数单元505获得的计频结果g会更准确，这是因为一个闸门时间Ttl内，频率变化次数多，则，通过平均被测信号a (实际测量的为比较数据f)自身抖动带来的频率误差，平均后测得的计频结果g的误差越小，频率误差与频率的测量误差没有关系，频率误差为测试信号自身带来的误差，它不属于测量过程中产生的误差。在频率测量中，频率计数单元505依据闸门时间T。、闸门时间Ttl内比较数据f的数据变化的总次数m、第一时间差tl、第二时间差t2，产生计频结果g，具体的频率计算方法为:I)当数据变化的总次数m小于或等于I时,计频结果g = O ;2)当数据变化的总次数m大于I时，计频结果g=(数据变化的总次数m_l) / (闸门时间Ttl-第一时间差tl_第二时间差t2)。本发明与现有技术的区别之一在于，现有技术将模拟比较器输出的比较信号c作为时钟，比较信号c与闸门时间Ttl是异步关系，因此无法计算出Tl、T2，而本发明用于频率计数的信号是数字比较单元输出的比较数据，它不作为时钟来计数，而是通过判断比较数据的数据变化来计数频率；此外，本发明考虑了闸门时间Tci的起始时刻与闸门时间Tci内比较数据f的第一个数据变化之间的第一时间差tl、以及闸门时间Ttl的结束时刻与闸门时间Ttl内比较数据f的最后一个数据变化之间的第二时间差t2，将频率的测量误差，即计频误差减小到零，提高了示波器的计频精度。可以理解的是，频率计数单元505实际测量的是比较数据f的频率，但是，由于比较数据f是由被测信号a进行采样、电平比较得到的，因此，测量得到的比较数据f的频率相当于被测信号a的频率。需要说明的是，所述示波器500还可以包括一个中央控制单元，用于对数据采样单元501、数字比较单元502、触发控制单元503、采样存储单元504和频率计数单元505进行控制和参数设置，例如，设置数字比较单元502的比较电平及粘滞范围，控制闸门时间信号j的产生，读取频率计数单元505产生的计频结果g，控制波形数据、计频结果的显示等。作为一个举例说明，本实施例所述的频率计数单元505可以由一个可编程逻辑器件构成。如，可以由FPGA或CPLD等器件构成。此外，该可编程逻辑器件还可以集成数字化采样、电平比较、触发控制、采样存储、以及对数据采样、电平比较、采样存储、波形显示等操作的控制功能，各种功能集成于一体，既减小了数字示波器的体积，又节约了成本。现有技术的计频方法均需要由模拟比较器将输入的被测信号转换为高低变化的比较信号，采用模拟的计频方法，其模拟比较器之前必须有外围电路，例如模拟触发电路，其带来了额外的硬件成本，同时也增加硬件故障的风险。本发明节省了整机成本，完全不用模拟比较器、外围模拟触发电路，在现有的数字示波器的基础上，仅靠现有的逻辑单元，如FPGA，就可实现高精度的数字频率计，减少了硬件成本，降低了硬件故障风险。作为一个举例说明，本实施例所述的数据采样单元501可以分别对多个通道的被测信号a进行数字采样，获得相应的多路采样数据b ;数字比较单元502分别对多路采样数据b进行电平比较处理，产生相应的多路比较结果k，并从多路比较结果k中选择其中一路比较结果作为数据比较单元501输出的比较数据f。参照图6，为本发明示波器实施例的一种举例说明的结构示意图。数据采样单元501包括ADCl和ADC2，ADCl对通道I的被测信号al进行数字采样，获得一路采样数据bl，ADC2对通道2的被测信号a2进行数字采样，获得另一路采样数据b2。数字比较单元502包括两个数字比较子单元5021和5022，分别对采样数据bl和采样数据b2进行电平比较处理，产生相应的两路比较结果kl和k2 ;数字比较单元502还包括一个通道选择器5023，用于选择频率计数和触发控制的数据源，即，从两路比较结果kl和k2中选择其中一路比较结果，将其作为数据比较单元502输出的比较数据f。采样存储单元504依据触发控制信号d对采样数据b I或者采样数据b2进行存储。需要说明的是，在数据采样单元501和采样存储单元504之间还可以具有一个交织控制单元，对采样数据bl和b2进行交织组合，采样存储单元504对交织组合后的采样数据bl和b2进行存储。图6以两个通道的示波器为例进行举例说明，两个以上通道的示波器可以相互参见。作为另一个举例说明，本实施例所述的数据采样单元501还用于对一个外部引入信号P进行信号比较处理，并响应于N个相位不同的过采样时钟q，对信号比较处理后的结果进行数字采样，产生过采样结果r，数字比较单元502选择过采样结果r作为比较数据f。参照图6，数据采样单元501还可以包括一个外触发比较器5011和一个过采样子单元5012，外触发比较器5011通过信号比较处理，将外部引入信号P转变为边沿陡峭的外触发信号s，外部引入信号P可以是外部时钟、待测电路的信号等。过采样子单元5012响应于N个相位不同的过采样时钟q，对外触发信号s进行并行数字采样，获得N路过采样数据，之后，按照并行数字化采样的时间顺序，对N路过采样数据进行交叉排列组合，产生过采样结果r ;通道选择器5023可以选择过采样结果r作为数据比较单元502输出的比较数据f，触发控制单元503可以依据由过采样结果r得到的比较数据f，产生触发控制信号d，实现外触发功能。频率计数单元505依据该比较数据f进行频率计数。同样的，由于该比较数据f是由外部引入信号P进行过采样等处理得到的，因此，该情况下，测量得到的比较数据f的频率相当于外部引入信号P的频率。从本举例说明可以看出，频率计数单元505既可以对被测信号a的频率进行计数，也可以对用于实现外触发的外部引入信号P的频率进行计数。作为一种示例，本举例说明所述的系统时钟i与采样时钟h、过采样时钟q同步；采样时钟h的频率可以是系统时钟i的频率的整数倍；过采样时钟q的频率可以是系统时钟i的频率的整数倍。作为一种示例，本举例说明所述的系统时钟i可以是指示波器系统内部的总时钟(也即可编程逻辑器件的处理时钟)，则可以依据系统时钟i产生采样时钟h和过采样时钟q。作为另一种举例说明，本发明所述的系统时钟i可以不是示波器系统内部的总时钟，系统时钟i仅用于产生闸门时间信号j，系统时钟1、米样时钟K过米样时钟q均可以依据系统内部的总时钟来产生。作为一个举例说明，参照图7 (a)并结合图5，本实施例所述的频率计数单元505可以依据闸门时间Tc1、闸门时间内比较数据f中数据变化“01”的总次数m、闸门时间Tci的起始时刻与闸门时间Ttl内比较数据f的第一个数据变化“01”之间的第一时间差tl、闸门时间Ttl的结束时刻与闸门时间Ttl内比较数据f的最后一个数据变化“01”之间的第二时间差t2，产生计频结果g。则，图7(a)所示的方式相当于按照比较数据的上升沿进行频率计数。作为另一个举例说明，参照图7(b)并结合图5，本实施例所述的频率计数单元505可以依据闸门时间Ttl、闸门时间内比较数据f中数据变化“10”的总次数m、闸门时间Ttl的起始时刻与闸门时间Ttl内比较数据f的第一个数据变化“10”之间的第一时间差tl、闸门时间Ttl的结束时刻与闸门时间Ttl内比较数据f的最后一个数据变化“10”之间的第二时间差t2，产生计频结果g。则，图7(b)所示的方式相当于按照比较数据的下降沿进行频率计数。作为一个举例说明，如图8所示,本实施例所述的频率计数单元505可以包括:闸门时间发生器81，其依据系统时钟i产生具有闸门时间Ttl的闸门时间信号j ;数据变化计数器82，其依据比较数据f、系统时钟i和闸门时间信号j，获取闸门时间Ttl内比较数据f的数据变化的总次数m ;第一时间计数器83，其依据比较数据f、系统时钟i和闸门时间信号j，获取闸门时间Ttl的起始时刻与闸门时间Ttl内比较数据f的第一个数据变化之间的第一时间差tl ;第二时间计数器84，其依据比较数据f、系统时钟i和闸门时间信号j，获取闸门时间Ttl的结束时刻与闸门时间Ttl内比较数据f的最后一个数据变化之间的第二时间差t2 ;频率计数器85，其依据数据变化的总次数m、第一时间差tl和第二时间差t2，产生计频结果g。在本举例说明中，如图9所示，数据变化计数器82具体可以包括:数据变化查找�？�821，其依据比较数据f和系统时钟i，依次获取比较数据f的单周期数据变化次数η;第一反相器822,其对闸门时间信号j进行反相处理,产生一个复位信号y ；次数累加器823，其依据闸门时间信号j和复位信号y，对比较数据f的单周期数据变化次数η进行累加操作，获得闸门时间Ttl内比较数据f的数据变化的总次数m。作为一种示例，在举例说明中，数据变化查找�？�821还用于记录一组第一预置数据，所述第一预置数据包括:不同类型的比较数据、及其对应的单周期数据变化次数；数据变化查找�？�821依据比较数据f和系统时钟i，从所述第一预置数据中获取单周期数据变化次数η。所述第一预置数据可以以数据表的形式存在。以一个系统时钟周期Sbit比较数据为例，如表I所示，为按照数据变化“01”(上升沿)计频所记录的一组第一预置数据，前一列为:前一个系统时钟周期的最后一个数据(最后一比特)与当前系统时钟周期的比较数据所组成的数据，其按照时间先后顺序从左到右排列，后一列为与不同类型的比较数据所对应的单周期数据变化次数。作为示例，表I仅给出了第一预置数据的其中一部分，其余的数据此处从略。
表权利要求
1.一种具有全数字计频功能的示波器，包括: 数据采样单元，用于依据一个采样时钟对被测信号进行数字采样，获得采样数据； 数字比较单元，用于对所述采样数据进行电平比较处理，产生比较数据； 触发控制单元，用于依据所述比较数据，产生一个触发控制信号； 采样存储单元，用于依据所述触发控制信号对所述采样数据进行存储，产生用于波形显示的波形显示数据； 其特征在于，还包括: 频率计数单元，用于依据一个系统时钟产生一个具有闸门时间的闸门时间信号；并依据所述闸门时间、所述闸门时间内比较数据的数据变化的总次数、所述闸门时间的起始时亥IJ与所述闸门时间内比较数据的第一个数据变化之间的第一时间差、所述闸门时间的结束时刻与所述闸门时间内比较数据的最后一个数据变化之间的第二时间差，产生计频结果。
2.如权利要求1所述的示波器，其特征在于， 所述频率计数单元由一个可编程逻辑器件构成。
3.如权利要求1所述的示波器，其特征在于， 所述数据采样单元用于分别对多个通道的被测信号进行数字采样，获得相应的多路采样数据； 所述数字比较单元用于分别对所述多路采样数据进行电平比较处理，产生相应的多路比较结果，并从所述多路比较结果中选择其中一路比较结果作为所述数据比较单元输出的比较数据。
4.如权利要求3所述的示波器，其特征在于，还包括: 所述数据采样单元还用于对一个外部引入信号进行信号比较处理，并响应于N个相位不同的过采样时钟，对所述信号比较处理后的结果进行数字采样，产生过采样结果； 所述数字比较单元还用于选择所述过采样结果作为所述比较数据。
5.如权利要求1至4任一项所述的示波器，其特征在于， 所述频率计数单元包括: 数据变化查找�？椋糜谝谰菟霰冉鲜莺退鱿低呈敝樱来位袢∷霰冉鲜莸牡ブ芷谑荼浠问� 第一反相器，用于对所述闸门时间信号进行反相处理，产生一个复位信号； 次数累加器，用于依据所述闸门时间信号和复位信号，对所述比较数据的单周期数据变化次数进行累加操作，获得所述闸门时间内比较数据的数据变化的总次数。
6.如权利要求5所述的示波器，其特征在于， 所述数据变化查找�？榛褂糜诩锹家蛔榈谝辉ぶ檬荩龅谝辉ぶ檬莅�:不同类型的比较数据、及其对应的单周期数据变化次数； 所述数据变化查找�？橛糜谝谰菟霰冉鲜莺退鱿低呈敝樱铀龅谝辉ぶ檬葜谢袢∷龅ブ芷谑荼浠问�。
7.如权利要求5所述的示波器，其特征在于， 所述次数累加器在所述闸门时间信号为高电平时，对所述单周期数据变化次数进行累加操作；在所述闸门时间信号由高电平转化为低电平时，将所述单周期数据变化次数累加操作的结果作为数据变化的总次数输出；在所述复位信号为高电平时，对所述单周期数据变化次数累加操作的结果清零复位。
8.如权利要求1至4任一项所述的示波器，其特征在于， 所述频率计数单元包括: 第一边沿查找模块，用于依据所述比较数据，在一个系统时钟周期内，产生一个表示比较数据的第一个数据变化与所述系统时钟周期起始时刻之间距离的第一边沿位置信息，并同时产生一个表示是否有数据变化的标识信号； 预处理�？椋糜谝谰菟霰晔缎藕藕退稣⒚攀奔湫藕沤械缙阶淮恚桓鍪鼓苄藕牛� 第二反相器，用于对所述闸门时间信号进行反相处理，产生一个复位信号； 第一累加器，用于依据所述使能信号和复位信号，对所述第一边沿位置信息进行累加操作，并依据该累加操作的结果获得所述第一时间差。
9.如权利要求8所述的示波器，其特征在于， 所述第一边沿查找模块还用于记录一组第二预置数据，所述第二预置数据包括:不同类型的比较数据、及其对应的第一边沿位置信息、是否有数据变化的标识； 所述第一边沿查找模块用于依据所述比较数据和所述系统时钟，从所述第二预置数据中产生所述第一边沿位置信息和所述标识信号。
10.如权利要求8所述的示波器，其特征在于， 所述预处理�？榘�: 锁存器，用于输出一个初始值为低电平的锁存信号，并在所述闸门时间内所述标识信号第一次表示为有数据变化时，将所述锁存信号转换为高电平输出； 锁存反相器，用于对所述锁存信号进行反相处理，产生一个反相信号； 逻辑与�？椋糜诙运稣⒚攀奔湫藕藕头聪嘈藕沤新呒朐怂悴僮鳎鍪鼓苄藕�。
11.如权利要求8所述的示波器，其特征在于， 所述第一累加器包括: 第一位置累加子�？椋糜谝谰菟鍪鼓苄藕藕透次恍藕牛运龅谝槐哐匚恢眯畔⒔欣奂硬僮鳎竦玫谝焕奂游恢茫� 第一时间获取子�？椋糜谝谰菟霾裳敝拥钠德屎凸裳敝拥钠德手唬龅谝焕奂游恢米晃龅谝皇奔洳�。
12.如权利要求9所述的示波器，其特征在于， 所述第一位置累加子�？樵谒鍪鼓苄藕盼叩缙绞保运龅谝槐哐匚恢眯畔⒔欣奂硬僮鳎辉谒鍪鼓苄藕庞筛叩缙阶偷缙绞保谝槐哐匚恢眯畔⒗奂硬僮鞯慕峁魑谝焕奂游恢檬涑觯辉诟次恍藕盼叩缙绞保缘谝槐哐匚恢眯畔⒗奂硬僮鞯慕峁辶愀次�。
13.如权利要求1至4任一项所述的示波器，其特征在于， 所述频率计数单元包括: 第二边沿查找�？椋糜谝谰菟霰冉鲜荩谝桓鱿低呈敝又芷谀冢桓霰硎颈冉鲜莸淖詈笠桓鍪荼浠胨鱿低呈敝又芷诮崾笨讨渚嗬氲牡诙哐匚恢眯畔ⅲ⒃诒冉鲜萦惺荼浠保辈桓鲋卦匦藕牛坏谌聪嗥鳎糜诙运稣⒚攀奔湫藕沤蟹聪啻恚桓龈次恍藕牛� 第二累加器，用于依据所述闸门时间信号、复位信号和重载信号，对所述第二边沿位置信息进行累加操作，并依据累加操作的结果获得所述第二时间差。
14.如权利要求13所述的示波器，其特征在于， 所述第二边沿查找�？榛褂糜诩锹家蛔榈谌ぶ檬荩龅谌ぶ檬莅�:不同类型的比较数据、及其对应的第二边沿位置信息、是否有数据变化的标识； 所述第二查找�？橛糜谝谰菟霰冉鲜莺退鱿低呈敝樱铀龅谌ぶ檬葜胁龅诙哐匚恢眯畔⒑退鲋卦匦藕�。
15.如权利 要求13所述的示波器，其特征在于， 所述第二累加器包括: 第二位置累加子�？椋糜谝谰菟稣⒚攀奔湫藕�、复位信号和重载信号，对所述第二边沿位置值进行累加操作，获得第二累加位置； 第二时间获取子模块，用于依据所述采样时钟的频率和过采样时钟的频率之一，将所述第二累加位置转换为所述第二时间差。
16.如权利要求15所述的示波器，其特征在于， 所述第二位置累加子�？樵谡⒚攀奔湫藕盼叩缙绞保运龅诙哐匚恢眯畔⒔欣奂硬僮鳎辉诨袢〉剿鲋卦匦藕攀保诙哐匚恢眯畔⒗奂硬僮鞯慕峁挛胨鲋卦匦藕磐辈牡诙哐匚恢眯畔ⅲ辉谒稣⒚攀奔湫藕庞筛叩缙阶偷缙绞保诙哐匚恢眯畔⒗奂硬僮鞯慕峁魑诙奂游恢檬涑觯辉诟次恍藕盼叩缙绞保缘诙哐匚恢眯畔⒗奂硬僮鞯慕峁辶愀次�。
17.如权利要求4所述的示波器，其特征在于， 所述系统时钟与所述采样时钟、过采样时钟同步； 所述采样时钟的频率是所述系统时钟的频率的整数倍； 所述过采样时钟的频率是所述系统时钟的频率的整数倍。
18.如权利要求1所述的示波器，其特征在于， 所述频率计数单元依据所述闸门时间、所述闸门时间内比较数据中数据变化“ 10”的总次数、所述闸门时间的起始时刻与所述闸门时间内比较数据的第一个数据变化“10”之间的第一时间差、所述闸门时间的结束时刻与所述闸门时间内比较数据的最后一个数据变化“10”之间的第二时间差，产生所述计频结果。
19.如权利要求1所述的示波器，其特征在于， 所述频率计数单元依据所述闸门时间、所述闸门时间内比较数据中数据变化“01”的总次数、所述闸门时间的起始时刻与所述闸门时间内比较数据的第一个数据变化“01”之间的第一时间差、所述闸门时间的结束时刻与所述闸门时间内比较数据的最后一个数据变化“01”之间的第二时间差，产生所述计频结果。
全文摘要
本发明提供了一种具有全数字计频功能的示波器，包括数据采样单元、数字比较单元、触发控制单元、采样存储单元；还包括频率计数单元，用于依据系统时钟产生具有闸门时间的闸门时间信号；并依据闸门时间、闸门时间内比较数据的数据变化的总次数、闸门时间的起始时刻与闸门时间内比较数据的第数据变化之间的第一时间差、闸门时间的结束时刻与闸门时间内比较数据的最后数据变化之间的第二时间差，产生计频结果。本发明的频率计数考虑了第一时间差和第二时间差，因此能够将频率的测量误差减小到零，提高了示波器的计频精度；此外，由于不采用模拟比较器、外围模拟触发电路，减少了硬件成本。
文档编号G01R13/02GK103105514SQ20111035995
公开日2013年5月15日 申请日期2011年11月14日 优先权日2011年11月14日
发明者龚桂强, 王悦, 王铁军, 李维森 申请人:北京普源精电科技有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
