亚星游戏官网-www.yaxin868.com

专利名称：用于制造微机电装置的方法和微机电装置的制作方法
用于制造微机电装置的方法和微机电装置 本发明涉及一种微机电装置以及一种用于制造微机电装置的方法。本发明一般地涉及一种能够与传统的半导体工艺兼容的微机电装置，其带有关于单片集成到其中的微机电部件高精度地调节过的微机电部件。这种微机电装置的特别的示例性的形式是具有低的制造偏差的微机械CMOS压力传感器。在微机电装置情况下，集成在半导体衬底中的电子组件、尤其是压阻电阻或者晶体管相对于同样集成在半导体衬底中的微机械结构的准确的相对定位对于该装置的符合规定的功能是非常重要的。这种微机电装置具有微机械组件，其功能例如一方面通过机械的材料应力来设计，即以结构为条件，另一方面也受到寄生影响。典型的是，在微机电装置中电子组件以及微机械组件平面地通过光刻来制造。微机械组件例如可以具有在所有侧被夹紧的或者并非所有侧被夹紧的板、膜和梁以及更复杂的形状。作为这种微机械组件的例子，在此可以是用于振荡系统的单侧夹紧的梁(横梁、悬臂)、用于压力传感器的压力膜、或者用于振荡器的安置在中央的圆片。 与传统的非微机械装置的情况相比，该微机械组件或者结构的微机械制造在微机械组件的绝对尺寸(其典型地在微米范围中或者最大在毫米范围中)方面要求明显更大的相对制造公差。在此，在制造工艺的设计中特别重视的是，将布局和制造方法选择为使得得到的工艺结构在工艺结果方面(即微机电装置)鲁棒地对所述不可避免的参数波动作出反应。在此，要制造的装置的结构与工艺结构关系密切，二者不能完全隔离。尤其是对于如下的微机械组件，对机械材料应力敏感的微电子器件的位置相对于受到材料应力的微机械组件的位置被控制为，使得不出现明显的制造波动，并且由此不出现在微电子和微机械组件之间的错误调节的关系重大的影响，其中在所述微机械组件中，机械材料应力的量通过测量技术来检测，而为此设计的、出现的最大机械应力的局部区域不能均匀分散，然而同时在功能上或者寄生上是重要的。本发明的任务是，将对于微机电装置的功能重要的微机械结构或者组件与微电子结构或者组件通过工艺结构来耦合，使得通过自调节在实际上不再会出现调节错误。为了解决该任务，借助本发明提出了一种用于在适于制造集成电子器件的材料衬底、尤其是半导体衬底上制造微机电装置的方法，其中在所述方法中-提供了材料衬底，在所述装置的制造期间在材料衬底上构建至少一个表面结构，一在材料衬底中通过使用传统的用于制造集成电子器件的方法的工艺步骤来构建至少一个电子器件，一在材料衬底上在有源区内选择性地从在材料衬底的刻蚀情况下和/或在对设置在材料衬底上的材料层的刻蚀情况下分别用作刻蚀停止部的第一刻蚀停止材料中构建限定电子器件的位置的和/或对于电子器件的功能所需的器件部件，一在构建电子器件的器件部件的情况下也在材料衬底上沿着表面结构的边缘的至少一个部分区段从该刻蚀停止材料中构建形成该部分区段的边界的边界区域，以及一将这样构建的材料衬底选择性地刻蚀来形成表面结构，其中边界区域的边缘限定要构建的表面结构在材料衬底上的位置。
按照根据本发明的方法，在材料衬底中集成了微机械以及微电子器件。微机械器件在此通常通过表面结构来限定，该表面结构在制造工艺的过程中在此期间或者持续地存在。也就是说，所制造的装置不一定必须具有表面结构，而是更确切地说，该结构仅仅必须在制造期间给出。表面结构例如通过至少一个边沿限定，并且可以具有至少一个凹处和/或至少一个突起。在凹处或者突起的情况中，其可以被全面地或者部分地包围或者在最简单的情况中构建为阶梯。在带有全面地夹紧的、跨越腔室的膜的压力传感器情况下，微机械器件构建为所谓的跑道(Race-Track)，其是引入材料衬底中的凹处，以便将膜在其接近腔室壁的区域中薄化并且由此柔性地构建。这些凹处沿着与腔室壁邻接的膜区域延伸，其中在至少两个相邻的凹处之间设置有一个或者多个电子器件用于感测膜中的机械应力，该机械应力又在膜变形的情况下由于至膜的压力施加或者力施加而形成。然而本发明并不局限于压力传感器的应用情况。根据本发明，为了制造微机电装置使用了带有光刻的平面半导体工艺。这种工艺包括如下工艺步骤其中在(通常为半导体)衬底上沉积材料，该材料随后被结构化，或者直接结构化地沉积材料。这种结构化的材料层的各“材料岛”的相对位置(在X和y方向上)由于工艺而是高精度的。根据本发明，现在精确地利用该特性，以便自调节地构建微机械(表 面)结构相对于微电子器件的相对位置。这通过如下方式来实现限定电子器件(在构建于材料衬底中的有源区内)的位置和/或对于电子器件的功能是必须的第一(刻蚀停止)材料也用于微机械(表面)结构的形成边界或者位置限定，所述结构通过刻蚀引入材料衬底中，其中该工艺步骤可以用于为了以后构建/完成表面结构而对材料衬底进行预处理。在此，该材料在(以后的)刻蚀中用作针对衬底的在刻蚀停止材料之下的材料的掩膜。例如，该第一材料可以是导电材料，其例如用作压阻晶体管的栅极或者用作压阻电阻的场屏蔽(Field-Shield)或者电阻层。当微机械(表面)结构(例如凹处或者阶梯)通过刻蚀过程构建时，在该情况中导电的材料于是必须相对于材料衬底(例如半导体衬底)用作刻蚀停止掩膜。在硅衬底上实施的CMOS平面工艺的情况下，第一(刻蚀停止)材料可以是多晶的硅(以下称为多晶硅)。通常，半导体衬底的上侧例如为了保护集成的结构而设置有钝化层。然而也可以施加分别由匹配的材料构成的其他功能上起作用的类型的材料层。为了通过刻蚀构建例如凹处(作为表面结构)，首先必须将与以后要引入的凹处齐平的开口构建到钝化层中。这通过光刻方式以及通过刻蚀进行，其中边界区域的多晶硅以及硅衬底本身用作刻蚀停止部。通过使用另外的材料(气态或者液态)，于是接着将凹处刻蚀到硅衬底中。在此，边界区域的多晶硅必须用作刻蚀停止掩膜，并且用于保护位于其下的硅衬底。这种选择性地不同强度地刻蚀的材料仅仅能够以大的开销来制造，使得必须找到其他机制，除非替代多晶硅使用其他材料，该材料不仅可以用作微电子器件的器件部件而且可以用作边界区域的刻蚀停止材料。在使用多晶硅的情况下，因此合乎目的的是，在材料衬底上在以后要构建的表面结构(例如凹处)的区域中施加将刻蚀工艺至少延迟的第二刻蚀停止材料。该第二刻蚀停止材料例如可以是氧化硅，其以热学方式或者通过沉积来构建，如这在硅半导体组件制造工艺中已知的那样。如果现在该第二刻蚀停止材料在第一刻蚀停止材料构成的边界区域之下，则在钝化层中刻蚀开口时，不仅将钝化层刻蚀穿透直到第一刻蚀停止材料，而且也将第二刻蚀停止材料刻蚀穿透直到硅半导体材料。由此，边界区域的结构转移到硅半导体衬底上。如果随后为了制造表面结构而在硅半导体衬底中和/或上对其刻蚀，则第二刻蚀停止材料作为针对表面结构成型的掩膜。前面称为第二“刻蚀停止材料”的材料不一定需要对于如下刻蚀方法或者刻蚀物质具有完全的抵抗性，其中借助所述刻蚀方法或者刻蚀物质将凹处刻蚀到材料衬底中。足够的是，对于刻蚀凹处所使用的刻蚀方法或者刻蚀物质而言，该第二刻蚀停止材料相比于材料衬底更为不敏感。通过相对于要刻蚀到材料衬底中的凹处的深度以及相对于第一刻蚀停止材料和第二刻蚀停止材料的刻蚀率来相应地选择该第二刻蚀停止材料的厚度，由此可以实现的是，第二刻蚀停止材料直到例如已将凹处以所希望的侵入深度刻蚀到材料衬底中的时刻还未完全被“刻蚀穿透”。在本发明的有利的改进方案中，于是可以如前面所提及的那样，在材料衬底上施 力口 (例如钝化)层，在准备构建表面结构时将与在材料衬底中要构建的表面结构(例如凹处)齐平的开口尤其是通过刻蚀弓I入所述层中，并且通过所述(钝化)层的开口在材料衬底的通过边界区域形成边界的区域中将表面结构刻蚀到其中。如前面同样描述的那样，根据本发明的进一步的扩展方案，在基本相同的材料用于材料衬底和限定表面结构的位置的边界区域之下的第一刻蚀停止材料的情况下，在材料衬底上构建第二刻蚀停止材料，边界区域至少部分地构建在该第二刻蚀停止材料上，其中第二刻蚀停止材料在用于将表面结构刻蚀到材料衬底中的刻蚀过程中或者为了预先处理材料衬底来(接着)构建表面结构而以比材料衬底的速率更小的速率被刻蚀掉。 在本发明的另一扩展方案中，可以将至少一个凹处构建在材料衬底的上侧中作为表面结构，其中在材料衬底的下侧中尤其是通过刻蚀来构建腔室，使得总体上形成带有被覆盖的腔室的材料衬底，其中凹处设置在材料衬底的跨越腔室的区域内。通过这种方式，可以形成绝对压力传感器或者相对压力传感器。腔室可以单侧敞开地构建，或者构建为所谓的“掩埋腔”。为了解决上述任务，根据本发明此外设计了一种微机电装置，其设置有一带有上侧和下侧的衬底，一集成在衬底中的至少一个电子器件，其具有第一材料构成的、限定器件的位置和/或对于其功能必需的器件部件，一在衬底的上侧中和/或上侧上构建的至少一个表面结构，其带有边界边缘或者边界边缘区段，一其中在衬底的上侧上和/或在衬底的接近上侧的区域中沿着表面结构的边界边缘或者边界边缘区段在衬底中构建第一材料构成的边界区域，该边界区域横向限定表面结构的边界边缘或者边界边缘区段。根据本发明的一个扩展方案，电子器件是带有栅极的晶体管，器件部件是晶体管的栅极，或者电子器件是电阻，器件部件是例如多晶硅电阻层或者电阻的场屏蔽。根据本发明的另一扩展方案，第一(刻蚀停止)材料例如是导电的，并且尤其是具有多晶硅。第二材料构成的另一区域在衬底中沿着表面结构的边界边缘或者边界边缘区段延伸，该第二材料是电绝缘的，并且尤其是具有氧化硅，并且第一材料设置在其上。可替选地，也可以使用金属(例如Al)作为第一(刻蚀停止)掩膜材料。于是，不需要第二刻蚀停止材料。金属例如可以用作晶体管的栅极，并且同时(在相同的工艺步骤中)作为针对横向限制刻蚀的边界区域的材料来施加或者形成。此外，根据本发明的一个有利的扩展方案，在衬底的下侧上构建有腔室，其中表面结构在衬底的跨越腔室的区域内具有至少一个凹处。下面借助两个实施例并且参照附图
来进一步阐述本发明，在所述实施例中，微机械表面结构分别具有多个凹处。其中图I示出了作为微机电装置的例子的微机电压力传感器的透视剖面图，图2至图4示出了根据制造工艺的第一实施例在不同工艺阶段中的根据图I的微机电压力传感器的半导体衬底的剖面图，图5至图7示出了根据制造工艺的第二实施例在不同工艺阶段中的根据图I的微 机电压力传感器的半导体衬底的剖面图。在图I中示意性示出了微机电压力传感器10的结构，该压力传感器构建在SOI半导体衬底12中。SOI半导体衬底12被划分为硅构成的所谓的操作晶片(Handle-Wafer)14、硅构成的顶部晶片(Top-Wafer ) 16 (有时也称为器件晶片)、以及设置在两个晶片之间的SiO2层17。两个晶片14、16通过SiO2层17相互接合。在操作晶片14中构建有在该实施例中单侧敞开的腔室18。但该腔室18也可以在操作晶片14的下侧20上封闭。顶部晶片16跨越操作晶片14中的腔室18，并且在该区域中构建为压力敏感或者力敏感的可变形的膜22。为此目的，从顶部晶片16的上侧24出发，将槽或者一般的凹处26引入SOI衬底12中，其也被称为“跑道”。通过这些凹处26，减小了膜22在其边缘区域中的厚度，其中在相邻的槽或者凹处26之间保留材料接片28。在至少一个这种材料接片28的区域中集成有在该实施例中为压阻的微电子器件30，该器件在该实施例中构建为晶体管。借助根据图2至图4的不同的横截面视图，下面要讨论根据图I的压力传感器10的可能的制造工艺。在此，根据图2至图4沿着其穿过压力传感器来切割的线与图I中以II-II所给出的相同地走向。在接片28的区域内构建的有源区32 (例如η掺杂的阱)中，构建有晶体管30。晶体管30具有漏极端子区域和源极端子区域34、36以及栅极区域38，栅极氧化物40位于栅极区域38上。有源区32被场氧化物42包围并且由此横向上形成边界，如例如在现有技术中在CMOS工艺中制造的晶体管所已知的那样。在栅极氧化物40上由例如多晶硅构成的栅极电极44，其限定晶体管30在有源区32内的位置。根据本发明，现在在沉积多晶硅之前，针对晶体管30的栅极电极44 (以及针对压力传感器10的其他微电子结构)在例如自调节的CMOS工艺中在顶部晶片16上的其中要从上方刻蚀进凹处26的部位上沉积以后称为硬掩膜46的材料并且接着结构化，或结构化地沉积。在该情况中，所述材料是热氧化物或者CVD氧化物，如也针对晶体管30的场氧化物42所使用的那样。如果在CMOS工艺的以后的工艺步骤中沉积多晶硅并且尤其是针对晶体管30的多晶硅栅极44确定的多晶硅，则该多晶硅也沉积在硬掩膜46上，如在图2中所示。在此，沉积在硬掩膜46上的多晶硅以边界区域48的形式形成开口 50的边界，该开口限定在以后的工艺步骤范围中通过刻蚀要构建的凹处26的位置。SOI半导体衬底12的上侧被钝化层52 (例如由氮化硅构成)覆盖。为了准备借助刻蚀来构建凹处26，现在在钝化层52上施加漆掩膜54并且通过光刻方式结构化，使得漆掩膜54在与以后要刻蚀的凹处26齐平的位置上具有开口 56。图2示意性示出了示例性描述的、在该工艺阶段中在硅基上的(差分)压力传感器10。现在为了能够将凹处26刻蚀进顶部晶片12中，首先必须通过漆掩膜54的开口56，通过钝化层52和硬掩膜46刻蚀直到顶部晶片16的硅。在此，边界区域48的多晶硅以及顶部晶片16的硅在某种程度上可以用作刻蚀停止部，其中作为其结果将多晶硅构成的边界区域48限定的开口转移到顶部晶片16的硅的上侧上。换而言之，于是边界区域48的多晶娃对刻蚀施加掩膜，使得仅仅在其中漆掩膜54敞开的位置(开口 56)上以及在位于其下的硬掩膜46上没有多晶硅(即在边界区域48的开口 50的区域中)，刻蚀穿过硬掩膜46，其中由此形成开口 50。由此，于是硬掩膜46的结构在位置和尺寸上与边界区域48中的开口 50的位置和尺寸关联并且自动地调整。因为边界区域48的位置以及由此其开口 50又与晶体管30的栅极44的位置关联并且自动地调整，所以由此给出了开口 50和晶体管栅极44的高精度并且可复制的相对位置。图3示出了在前面描述的工艺步骤之后、即刻蚀直到硅(边界区域48的多晶硅或者顶部晶片16的硅)的过程之后的状态。
从该状态出发，现在在顶部晶片16的硅中构建凹处26。在此，一定的问题在于，现在使用的刻蚀剂(作为气相或者液相)除了在顶部晶片16的硅中所希望的刻蚀之外还并不希望地侵蚀边界区域48的多晶硅。如借助图3可以看到的那样，该多晶硅伸入到根据图3刻蚀的钝化层52的窗口 60中。由此，多晶硅构成的边界区域48的开口 50扩宽，这本身是不希望的。但，同样不希望的、直到顶部晶片16的硅的该扩宽的开口穿过硬掩膜46或者通过其开口 58的加宽导致的转移可以通过如下方式来防止利用不同的刻蚀速率，其中硅被以所述刻蚀速率相对于硬掩膜46的材料刻蚀。于是，要使用如下刻蚀剂或者刻蚀方法相对于该刻蚀剂或者在该刻蚀方法的情况下，硬掩膜46的材料是耐抗的或者比硅(明显)更不敏感。这种刻蚀剂在现有技术中是已知的。通常，要刻蚀的凹处26的深度在数微米的数量级中。在设计硬掩膜46的厚度时，因此要注意的是，在考虑一方面为多晶硅和硅的刻蚀相对于另一方面为SiO2的刻蚀的选择性的情况下，硬掩膜46具有足够的厚度并且不被刻蚀穿透。在漆掩膜54中的开口 56因此应当有利地选择得大于要刻蚀的凹处26的尺寸，因为于是漆掩膜54相对于边界区域48的调节误差对于凹处26的以后的位置不再有影响。这意味着，多晶硅边界区域48比漆掩膜54相对于多晶硅结构的调节误差的波动宽度更宽。通过上面描述的用于选择硬掩膜46的厚度的一般边界条件(在进一步考虑硬掩膜46的材料和硅中刻蚀速率的区别大小)，于是可以将硬掩膜46的厚度选择为，使得当达到凹处26的所希望的深度时，硬掩膜46尚未完全被“刻蚀穿透”。由此，在刻蚀之后，在顶部晶片16的硅上沿着凹处26的边缘始终还留有硬掩膜46的剩余材料，这导致了如希望的那样，凹处26的位置与在凹处26的刻蚀之前所计划的相同。在结构上，这在沿着凹处26的上边界边缘的、具有一个(或者多个)阶梯的面62中或者斜面中表现出来。该面62沿着开口 58的边缘位于硬掩膜46内。该情况在图4中示出。借助图5至图7，下面还要简单地讨论用于制造根据图I的压力传感器10的一种可替选的工艺。该工艺与根据图2至图4的工艺类似。不同于根据图2至图4的该工艺，根据图5至图7，对于晶体管栅极不是使用多晶硅而是使用金属(例如铝或者铝合金)。使用铝或者其他金属材料作为边界区域48的材料的优点是，可以省去前面描述的工艺的硬掩膜46。因为从根据图5的情况出发，现在又首先刻蚀直到顶部晶片16的硅以下，其中边界区域48的金属与硅一样用作刻蚀停止部。由此，在该刻蚀过程之后实现了根据图6的工艺阶段。从该状态出发，现在刻蚀顶部晶片16的硅，以便构建凹处26。在此，边界区域48保持不变，于是用作掩膜(图7)。于是，本发明通过下面提及的特征组(和/或其任意组合)来限定I、一种用于在适于制造集成电子器件的材料衬底、尤其是半导体衬底中制造微机电装置的方法，其中在该方法中一提供材料衬底12、14、16，在所述装置的制造期间在该材料衬底上构建至少一个表面结构26,一在材料衬底12、14、16中通过使用传统的用于制造集成电子器件的方法的工艺 步骤来构建至少一个电子器件30，一在材料衬底12、14、16上选择性地从第一刻蚀停止材料中构建限定电子器件30的位置的和/或对于电子器件30的功能所需的器件部件44，其中第一刻蚀停止材料在材料衬底12、14、16的刻蚀情况下和/或在对设置在材料衬底12、14、16上的材料层52的刻蚀情况下分别用作刻蚀停止部，一在构建电子器件30的器件部件44的情况下也在材料衬底12、14、16上沿着表面结构26的边缘的至少一个部分区段从该刻蚀停止材料中构建形成该部分区段的边界的边界区域48,以及一将这样构建的材料衬底12、14、16选择性地刻蚀来形成表面结构26，其中边界区域48的边缘限定要构建的表面结构26在材料衬底上的位置。2、根据编号I所述的方法，其中在材料衬底12、14、16上施加有材料层52，在准备构建表面结构26时，与表面结构26的边缘区段的边缘齐平的开口 60尤其是通过刻蚀引入所述材料层中，并且其中穿过材料层52的开口 60在材料衬底12、14、16的通过边界区域48形成边界的区域中在其上刻蚀表面结构26的边缘区段或者边缘。3、根据编号I或2所述的方法，其中在基本相同的材料用于材料衬底12、14、16和限定表面结构26的边缘或者边缘区段的位置的边界区域48之下的第一刻蚀停止材料的情况下，在材料衬底12、14、16上构建第二刻蚀停止材料46，边界区域48至少部分地构建在该第二刻蚀停止材料上，并且其中第二刻蚀停止材料46在用于将表面结构26的边缘或者边缘区段刻蚀到材料衬底12、14、16中的刻蚀过程中被刻蚀掉，更确切地说，以比材料衬底12、14、16被刻蚀的速率更小的速率来刻蚀掉。4、根据编号3所述的方法，其中材料衬底12、14、16是晶体硅，第一刻蚀停止材料是多晶硅，并且第二刻蚀停止材料46是氧化硅。5、根据编号I至4之一所述的方法，其中材料衬底12、14、16具有下侧和上侧20、24，并且其中表面结构26具有至少一个凹处，所述凹处构建在材料衬底12、14、16的上侧24中，并且其中尤其是通过刻蚀将腔室18构建到材料衬底12、14、16的下侧20中，其中表面结构26的至少一个凹处设置在材料衬底12、14、16的跨越腔室18的区域22内。6、一种微机电装置,具有一带有上侧24和下侧20的衬底12、14、16，
一集成在衬底12、14、16中的至少一个电子器件30，其具有第一材料构成的、限定器件30的位置和/或对于其功能必需的器件部件44，一在衬底12、14、16的上侧24中和/或上侧24上构建的至少一个表面结构26，其带有边界边缘或者边界边缘区段，一其中在衬底12、14、16的上侧24上和/或在衬底的接近上侧的区域中沿着表面结构26的边界边缘或者边界边缘区段在衬底12、14、16中构建第一材料构成的边界区域，该边界区域横向限定表面结构26的边界边缘或者边界边缘区段。7、根据编号6所述的装置，其中电子器件30是带有栅极的晶体管，器件部件44是晶体管的栅极，或者电子器件30是电阻，器件部件是电阻的电阻层。8、根据编号6或7所述的装置，其中第一材料是导电的，并且尤其是具有多晶硅， 并且其中第二材料构成的另一区域46沿着表面结构26的边界边缘或者边界边缘区段在衬底12、14、16中延伸，所述第二材料是电绝缘的，并且尤其是具有氧化硅，并且第一材料设置在所述第二材料上。9、根据编号6至8之一所述的装置，其中表面结构26具有至少一个凹处，并且其中在衬底12、14、16的下侧20上构建有腔室18，并且其中表面结构26的至少一个凹处设置在衬底12、14、16的跨越腔室18的区域22内。10、一种用于在适于制造集成电子器件的材料衬底、尤其是半导体衬底中制造微机电装置的方法，其中在该方法中-提供材料衬底12、14、16，在所述装置的制造期间在该材料衬底中至少暂时地引入至少一个凹处26，一在材料衬底12、14、16中通过使用传统的用于制造集成电子器件的方法的工艺步骤来构建至少一个电子器件30，一在材料衬底12、14、16上选择性地从在材料衬底12、14、16的刻蚀情况下和/或在对设置在材料衬底12、14、16上的材料层52的刻蚀情况下分别用作刻蚀停止部的第一刻蚀停止材料中构建限定电子器件30的位置的和/或对于电子器件30的功能所需的器件部件44，一从该刻蚀停止材料中在构建电子器件30的器件部件44的情况下也在材料衬底12、14、16上沿着要引入材料衬底12、14、16中的凹处26的边界边缘的至少一个部分区段构建形成该部分区段的边界的、沿着要引入的凹处26延伸的边界区域48，以及一将这样构建的材料衬底12、14、16选择性地刻蚀来形成凹处26，其中边界区域48的边缘限定所刻蚀的凹处26的位置。11、根据编号10所述的方法，其中在材料衬底12、14、16上施加有材料层52，在准备构建凹处26时，与凹处26的边缘或边缘区段齐平的开口 60尤其是通过刻蚀引入所述材料层中，并且其中穿过材料层52的开口 60在材料衬底12、14、16的通过边界区域48形成边界的区域中至少将凹处26的边缘区段或者边缘刻蚀到材料衬底中。12、根据编号10或11所述的方法，其中在基本相同的材料用于材料衬底12、14、16和限定凹处26的边缘或者边缘区段的位置的边界区域48之下的第一刻蚀停止材料层的情况下，在材料衬底12、14、16上构建第二刻蚀停止材料46，边界区域48至少部分地构建在该第二刻蚀停止材料上，其中第二刻蚀停止材料46在用于将至少凹处26的边缘或者边缘区段刻蚀到材料衬底12、14、16中的刻蚀过程中被刻蚀掉，更确切地说，以比材料衬底12、14、16被刻蚀的速率更小的速率来刻蚀掉。13、根据编号12所述的方法，其中材料衬底12、14、16是单晶硅，第一刻蚀停止材料是多晶硅，并且第二刻蚀停止材料46是氧化硅。14、根据编号10至13之一所述的方法，其中材料衬底12、14、16具有下侧和上侧20、24，其中至少一个凹处26构建在材料衬底12、14、16的上侧24中，并且其中尤其是通过刻蚀将腔室18构建到材料衬底12、14、16的下侧20中，其中凹处26设置在材料衬底12、14、16的跨越腔室18的区域22内。15、一种微机电装置,具有一带有上侧24和下侧20的衬底12、14、16，一集成在衬底12、14、16中的至少一个电子器件30，其具有第一材料构成的、限定 器件30的位置和/或对于其功能必需的器件部件44，一在衬底12、14、16的上侧24中构建的至少一个凹处26，其带有边界边缘或者边界边缘区段，一其中在衬底12、14、16的上侧24上和/或在衬底的接近上侧的区域中沿着凹处26的边界边缘或者边界边缘区段在衬底12、14、16中构建第一材料构成的边界区域48，该边界区域横向限定凹处26的边界边缘或者边界边缘区段。16、根据编号15所述的装置，其中电子器件30是带有栅极的晶体管，器件部件44是晶体管的栅极，或者电子器件30是电阻，器件部件是电阻的电阻层。17、根据编号15或16所述的装置，其中第一材料是导电的，并且尤其是具有多晶硅，并且其中第二材料构成的另一区域46沿着凹处26的边界边缘在衬底12、14、16中延伸，所述第二材料是电绝缘的，并且尤其是具有氧化硅，并且第一材料设置在第二材料上。18、根据编号10至17之一所述的装置，其中在衬底12、14、16的下侧20上构建有腔室18，其中至少一个凹处26设置在衬底12、14、16的跨越腔室18的区域22内。
权利要求
1.一种用于在适于制造集成电子器件的材料衬底、尤其是半导体衬底中制造微机电装置的方法，其中在该方法中 一提供材料衬底(12，14，16)，在所述装置的制造期间在该材料衬底上构建至少一个表面结构(26)， 一在材料衬底(12，14，16)中通过使用传统的用于制造集成电子器件的方法的工艺步骤来构建至少一个电子器件(30 )， 一在材料衬底(12，14，16)上选择性地从第一刻蚀停止材料中构建限定电子器件(30)的位置的和/或对于电子器件(30)的功能所需的器件部件(44)，其中所述第一刻蚀停止材料在材料衬底(12，14，16)的刻蚀情况下和/或在对设置在材料衬底(12，14，16)上的材料层(52)的刻蚀情况下分别用作刻蚀停止部， 一在构建电子器件(30)的器件部件(44)的情况下也在材料衬底(12，14，16)上沿着表面结构(26)的边缘的至少一个部分区段从该刻蚀停止材料中构建形成该部分区段的边界的边界区域(48)，以及 一将这样构建的材料衬底(12，14，16)选择性地刻蚀来形成表面结构(26)，其中边界区域(48)的边缘限定要构建的表面结构(26)在材料衬底(12，14，16)上的位置。
2.根据权利要求I所述的方法，其特征在于，在材料衬底(12，14，16)上施加有材料层(52)，在准备构建表面结构(26)时，与表面结构(26)的边缘或边缘区段齐平的开口(60)尤其是通过刻蚀引入所述材料层中，并且穿过材料层(52)的开口(60)在材料衬底(12，14，16)的通过边界区域(48)形成边界的区域中在所述材料衬底上刻蚀表面结构(26)的边缘区段或者边缘。
3.根据权利要求I或2所述的方法，其特征在于，在基本相同的材料用于材料衬底(12，14，16)和限定表面结构(26)的边缘或者边缘区段的位置的边界区域(48)之下的第一刻蚀停止材料的情况下，在材料衬底(12，14，16)上构建第二刻蚀停止材料(46)，边界区域(48)至少部分地构建在该第二刻蚀停止材料上，并且其中第二刻蚀停止材料(46)在用于将表面结构(26)的边缘或者边缘区段刻蚀到材料衬底(12，14，16)中的刻蚀过程中被刻蚀掉，更确切地说，以比材料衬底(12，14，16)被刻蚀的速率更小的速率来刻蚀掉。
4.根据权利要求3所述的方法，其特征在于，材料衬底(12，14，16)是单晶硅，第一刻蚀停止材料是多晶硅，并且第二刻蚀停止材料(46)是氧化硅。
5.根据权利要求I至4之一所述的方法，其特征在于，材料衬底(12，14，16)具有下侧和上侧(20，24)，表面结构(26)具有至少一个凹处，所述凹处构建在材料衬底(12，14，16)的上侧(24)中，并且其中尤其是通过刻蚀将腔室(18)构建到材料衬底(12，14，16)的下侧(20)中，其中表面结构(26)的所述至少一个凹处设置在材料衬底(12，14，16)的跨越腔室(18)的区域(22)内。
6.一种微机电装置，具有 一带有上侧(24)和下侧(20)的衬底(12，14，16)， 一集成在衬底(12，14，16)中的至少一个电子器件(30)，其具有第一材料构成的、限定器件(30)的位置和/或对于其功能必需的器件部件(44)，以及 一在衬底(12，14，16)的上侧(24)中和/或上侧(24)上构建的至少一个表面结构(26)，所述表面结构带有边界边缘或者边界边缘区段，一其中在衬底(12，14，16)的上侧(24)上和/或在衬底的接近上侧的区域中沿着表面结构(26)的边界边缘或者边界边缘区段在衬底(12，14，16)中构建第一材料构成的边界区域(48)，该边界区域横向限定表面结构(26)的边界边缘或者边界边缘区段。
7.根据权利要求6所述的装置，其特征在于，电子器件(30)是带有栅极的晶体管，器件部件(44)是晶体管的栅极，或者电子器件(30)是电阻，器件部件是电阻的电阻层。
8.根据权利要求6或7所述的装置，其特征在于，第一材料是导电的，并且尤其是具有多晶硅，并且第二材料构成的另一区域(46)沿着表面结构(26)的边界边缘在衬底(12，14，16)中延伸，所述第二材料是电绝缘的，并且尤其是具有氧化硅，并且第一材料设置在所述第二材料上。
9.根据权利要求6至8之一所述的装置，其特征在于，表面结构(26)具有至少一个凹处，在衬底(12，14，16)的下侧(20)上构建有腔室(18)，并且表面结构(26)的所述至少一个凹处设置在衬底(12，14，16)的跨越腔室(18)的区域(22)内。
全文摘要
在一种用于在适于制造集成电子器件的材料衬底、尤其是半导体衬底中制造微机电装置的方法中提供材料衬底(12，14，16)，在所述装置的制造期间在该材料衬底上构建至少一个表面结构(26)。在材料衬底(12，14，16)中通过使用传统的用于制造集成电子器件的方法的工艺步骤来构建电子器件(30)。在材料衬底(12，14，16)上选择性地从在材料衬底(12，14，16)的刻蚀情况下和/或在对设置在材料衬底(12，14，16)上的材料层(52)的刻蚀情况下分别用作刻蚀停止部的第一刻蚀停止材料中构建限定电子器件(30)的位置的和/或对于电子器件(30)的功能所需的器件部件(44)。在构建电子器件(30)的器件部件(44)的情况下也在材料衬底(12，14，16)上沿着表面结构(26)的边缘的至少一个部分区段从该刻蚀停止材料中构建形成该部分区段的边界的边界区域(48)。将这样构建的材料衬底(12，14，16)选择性地刻蚀来形成表面结构(26)，其中边界区域(48)的边缘限定要构建的表面结构(26)在材料衬底(12，14，16)上的位置。
文档编号G01L9/00GK102811942SQ201180015150
公开日2012年12月5日 申请日期2011年3月21日 优先权日2010年3月22日
发明者恩德·腾海夫 申请人:艾尔默斯半导体股份公司