专利名称：用于测试和校准磁场感测器件的方法和结构的制作方法
技术领域：
本发明总体上涉及一种磁场感测器件，更特别地，涉及一种提供芯片上(on-chip)测试和校准的隧道结磁场传感器。
背景技术：
传感器广泛用于现代系统中以测量或检测诸如方向、位置、运动、力、加速度、温度、以及压力的物理参数。虽然存在用于测量这些和其它参数的多种不同的传感器类型，但是它们都受到多种限制。例如，不昂贵的低磁场传感器，诸如用于电子罗盘和其它类似的磁感测应用中的那些，通常包括基于各向异性磁致电阻(AMR)的器件。为了达到所需的灵敏 度和与CMOS良好协调的适当电阻，这种传感器的芯片面积通常在平方毫米尺寸的级别。此夕卜，通常需要约500mA的来自大体积线圈的大的设置-重置脉冲。对于移动应用，这种AMR传感器配置在费用、电路面积和功耗方面是耗费的。其它类型的传感器，诸如磁隧道结(MJT)传感器、巨磁致电阻(GMR)传感器和霍尔效应传感器，已经用于提供更小外形的传感器，但是这种传感器具有它们自己的问题，诸如不适当的灵敏度和它们的磁场响应的温度依赖性。为了解决这些问题，MJT、GRM和ARM传感器已经用在惠斯通桥结构中以提高灵敏度并减小依赖温度的电阻改变。就在近来，通过与用于放大局部磁场的厚NiFe聚磁体稱合的高灵敏度Si基传感器的开发,霍尔效应传感器已在此类应用中变得有竞争力。这些霍尔效应器件为了最佳温度响应而典型地使用电流自旋技术，导致与各种抽头点功能性之间的复用相关联的电路比期望更大的CMOS占用面积。为了最小化传感器尺寸和成本，MTJ元件是优选的。作为制造工艺变化的结果，基于惠斯通桥的低磁场传感器可显示出小但仍可变的残余偏差(residual offset)。温度偏移、机械应力和器件老化可导致该偏差的小的变化。此外，常规磁传感器具有通过诸如感测层厚度、形状和磁通聚集器几何构型之类的因素而建立在器件中的灵敏度。因此，制造工艺的小变化可以产生传感器参数的变化，并因此产生测试和校准磁传感器以获得最佳性能的需要。随着磁传感器尺寸变得更�。庾昂筒馐猿杀究贾鞯甲钪詹烦杀�。对于最小化制造成本的磁场感测方案，必须更多地注意测试时间和复杂性的最小化。此外，由于封装和最终测试更多地由远处位置的承包方(contractor)用批量并行测试系统进行，所以用于施加外磁场以测试传感器特性的专用测试装置的大的开发和安装成本变得令人望而却步。另一个问题在于，在生产车间磁环境可能不被完全控制。因此，需要提供一种不昂贵的低磁场传感器和方法，其提供芯片上测试和校准。此夕卜，结合附图以及本背景技术，本发明的其他期望特征和特性将从下面对发明的详细描述以及所附权利要求书变得显然。
发明内容
磁场传感器包括第一和第二电流传输线、稳定线、位于第一和第二电流传输线之间并邻近稳定线的第一磁隧道结感测元件、以及邻近第一磁隧道结感测元件定位的磁场生成线。一种感测磁场的方法，包括在集成电路中的至少一个磁隧道结感测元件,该方法包括施加第一多个电流至邻近磁隧道结设置的稳定线，施加第二多个电流至邻近磁隧道结设置的自测试线，第一多个电流中的每一个在第二多个电流中的每一个期间供应，对磁隧道结感测元件响应于第一和第二多个电流的供应所检测的值进行采样，以及从采样值确定磁隧道结传感器的灵敏度、磁偏差和电偏差。
下面将结合附图对本发明进行描述，附图中相似的附图标记表示相似的元件，且图I是根据第一示范性实施例的磁隧道结器件的横截面图；图2是根据第二示范性实施例的磁隧道结器件的横截面图； 图3是包括四个图I和图2的磁隧道结器件的惠斯通桥的示意图；图4是在图I或图2的示范性实施例中对于两个不同的稳定磁场磁隧道结输出与自测试磁场的曲线图；图5是具有形成为扁平线圈的自测试线的图I或图2的示范性实施例的俯视示意图；图6是具有并联成组的自测试线的图I或图2的示范性实施例的俯视示意图；图7是与磁隧道结相关的自测试线的俯视示意图；图8是根据示范性实施例确定磁隧道结器件的灵敏度因子及电偏差的第一方法的流程图；以及图9是根据示范性实施例确定磁隧道结器件的灵敏度因子及电偏差的第二方法的流程图。
具体实施例方式下面对本发明的详细描述本质上仅是示范性的，并不是想要限制本发明或本发明的应用和使用。此外，无意被前面的背景技术或后面的具体实施方式
中给出的理论所束缚。小占用面积的磁传感器典型地布局成惠斯通桥构造，其中对于桥必须维持电路元件的电阻之间的精确平衡以产生在零磁场中的最小响应。任何制造工艺给出的非零响应(桥偏差)必须被校准或抵消以产生无误差信号。这些偏差可随部件的寿命、响应于温度变化、机械应力或其它效应而偏移。在I. 0至5. 0mV/V/0e的典型磁场响应的罗盘应用中，维持小于一度的精度意味着小于10 U V的偏差的偏移必须被去除或误差信号校准消除。该校准如这里描述的那样通过包含在上金属层中布线的额外自测试线来实现，该上金属层也用作铜焊盘的铝端子。以此方式，以最小或无附加制造成本地将额外功能添加到传感器。虽然线电阻对最终测试的实施不是至关紧要的，但是在最终便携应用中提供自测试模式的能力要求电阻足够低，从而电源电压可以提供充足的电流以产生自测试场。由于提供电流的特定用途集成电路(ASIC)将需要从电压Vdd获取电压，所以对低功耗的额外期望产生了对尽可能最低的源电流的需求。自测试路线采用的电流路径可以用串联或并联连接在一起的各种宽度的各种片段来布线。这不改变每个个体感测元件上流过的总电流，但影响必须获取的总电流。由于自测试线的低电源电流被作为目标，所以应注意产生串联布线的最大数量的线，电源电压将为其提供充足的自测试场。对于2. O y m的线宽(足以覆盖测试的传感器)，有源传感器之上经过的所有线可以串联布线，可以在Vdd = 2. OV和6. 5mA施加8. OOe的自测试场。参照图1，示范性磁场感测器件101包括磁隧道器件100，磁隧道器件100形成在电介质材料118中且包括由隧穿势垒106分隔开的铁磁感测层102和固定铁磁区域104。感测层102通过通路110耦接至第一导电线108，固定区域104通过通路114耦接至第二导电线112。稳定线(电流传输线)116位于磁隧道器件100的相反两侧在传感器层102和固定区域104 二者附近。电流115的方向由“X” 115表示为进入页面，且由“点” 113表示为从页面出来，但是方向可以反过来。尽管根据优选实施例，稳定线116示为在感测层102和固定区域104 二者附近，但是应理解，它可以仅位于磁隧道器件100 —侧在感测层102或固定区域104附近。
固定磁区域104在本领域是公知的，通常包括设置在隧穿势垒和反铁磁耦合间隔层(未示出)之间的固定层(未示出)。反铁磁耦合间隔层由任何合适的非磁材料形成，例如元素Ru、0s、Re、Cr、Rh、Cu或它们的组合中的至少一种。被钉扎层(未示出)设置在反铁磁耦合间隔层和可选的钉扎层之间。感测层102和固定层可由任何合适的铁磁材料(诸如元素Ni,Fe,Co,B或它们的合金中的至少一种)以及所谓的半金属铁磁体(诸如NiMnSb、PtMnSb、Fe3O4或CrO2)形成。隧穿势鱼106可以是绝缘体材料,诸如A10x、Mg0x、RuOx、HfOx、ZrOx、TiOx、或这些元素的氮化物和氧氮化物。铁磁固定和被钉扎层每个均具有磁矩矢量，其通常通过反铁磁耦合间隔层保持反平行，导致不自由旋转且用作参考的所得磁矩矢量132。感测层102具有存在磁场时自由旋转的磁矩矢量134。在没有外加磁场时，磁矩矢量134沿感测层的各向异性易轴取向。根据示范性实施例，自测试线120沉积在稳定线116上并且通过电介质材料118与之分隔开。自测试线120为金属层，优选铝，其在电流流过其时产生磁场。自测试线120可在沉积接触焊盘(未示出)时沉积，由此节省工艺步骤。接触焊盘通常是铜焊盘(未示出)的端子金属，例如铝。在另一实施例中，以和稳定线116类似的方式，自测试线120可以在两个单独金属层上布线，由此电流在两个不同层上沿相反方向移动(图2)。在图I和图2的示范性实施例中，电介质材料118可以是氧化硅、氮化硅(SiN)、氮氧化硅(SiON)、聚酰亚胺、或它们的组合物。导电线108、112，通路110、114以及稳定线116优选是铜，但是将理解，它们可以是其它材料，诸如钽、氮化钽、银、金、铝、钼、或其它合适的导电材料。在图I和图2的实施例二者中，CMOS或双极电路可以任选地形成在同一集成电路中。例如，参照图2, CMOS晶体管202具有形成在与导电线112相同层的第一电流传输电极204和第二电流传输电极206。第一电流传输电极204与导电线112 —体形成,而第二电流传输电极206与导电线112电隔离。第二电流传输电极206可以例如耦接至数模转换器(未示出)，控制电极208将耦接至控制电路(未示出)。另一个例子是具有第一电流传输电极214、第二电流传输电极216和控制电极218的晶体管212。第二电流传输电极216可以例如耦接到地，控制电极218可以耦接至另一控制电路(未示出)。接触焊盘220形成在与自测试线120相同的工艺层中，并通过通路222耦接至源214。这种配置实现了集成电路与感测元件、自测试线和稳定线之间的电接触。用于桥布线和自测试/稳定电流的相同金属层也可用于相邻电路中的金属层。该电路可以位于感测元件下方或者位于与感测元件相邻。虽然为了简单而仅示出两个晶体管202和212，但是可选的电路可包括大量晶体管和其他电路元件。在磁隧道器件100的制造期间，各接续的层以沉积或其它方式顺序形成，每个磁隧道器件100可以利用半导体工业已知的任何技术通过选择性沉积、光刻处理、蚀刻等来限定。在至少固定区域104的沉积期间，提供磁场以设定优选各向异性易轴(诱导的固有各向异性)。所提供的磁场产生用于磁矩矢量132的优选各向异性易轴。除了固有各向异性之外，具有大于一的纵横比的感测元件可具有形状各向异性，该形状和固有各向异性的组合限定易轴，易轴优选平行于感测元件的长轴。该易轴还可以选择为与参照磁化132成约30至90度角。在没有磁聚集器的桥实施例中，优选为在约45度角。四个磁隧道感测元件100组合以形成惠斯通桥300 (图3)。为了改善的可靠性和信噪比，磁隧道器件100中表示的每个电阻器可以是磁隧道结感测元件的阵列(未示出)。流经感测元件的电流的方向在每个支路中得到保持，因此从电压输入108沿桥的任一路径， 电流从磁隧道结堆叠的顶部流到底部或从底部流到顶部。定位稳定线116以在四个磁隧道器件100的每个附近提供电流。尽管稳定线116可以仅设置在磁隧道器件100的一侧，但是它优选也设置在其相反侧，由此使给定电流施加的有效磁场加倍。例如，图I示出了进入页面(由X表示)以及从页面出来(由点表示)的电流。图3示出了穿过每个磁隧道器件100的蜿蜒形式的稳定线116的相反电流方向。桥在电压源端子108和112之间供应有恒定电压偏置。跨越桥的中部在节点或输出302和304处对传感器响应进行差分测量。自测试线120示为也在感测元件上方延伸，用虚线示出以将其与稳定线区别开。图4示出在2mA的稳定电流下，在20e的固定磁场中，在各种自测试磁场中，电偏差为4mV/V且灵敏度为2mV/V的示范性传感器的信号响应的曲线图。两条线402 (在2mA的稳定电流下的传感器输出)和404 (在20mA的稳定电流下的传感器输出)交叉在偏差磁场(在X轴上)和电偏差(在Y轴上)处。虽然在此描述的关联双重采样可以应用到各种桥取向，但一个例子可以在转让给本申请的相同受让人的美国专利申请No. 12/055, 482中发现。因为在额外片段以并联结构连接在一起时必须提供非常大的电流(在数十mA级另IJ)以施加数Oe磁场的自测试磁�。杂欣氖且豢季腿范ū匦胧┘拥淖畲蟠懦〔⑸杓颇茉谧畹涂捎闷玫缪瓜率┘痈么懦〉淖畲罂赡芟叩缱�。在最高可能线电阻下运行的另一大优点是焊盘共享成为一种可能。用于稳定线(其产生传感器稳定磁场)的接地焊盘于是也可用作自测试线(其施加自测试磁场)的接地。对于较低电阻，接地焊盘还必须接收施加给定磁场所需的较大电流，能导致接地电平偏移。这又会影响稳定线表观电阻，能导致需要比预期更高的电压来同时驱动所需的稳定电流和自测试电流。理想地，必须源自自测试线120和稳定电流线116的电阻和电流大致相同以最小化该问题的影响。由于管芯面积是至关重要的，且对于“扁平”自测试线圈120 (图5)—般可以节省一些管芯面积，因此所有自测试线路径包含在单个平面中，且因此通过在感测元件102 (图6)上方将多个相邻的绕线并联连接成组(为了简单，示出了三个)，降低了传感器成本。图5示出在感测阵列的示例性子区域中可从连接三个相邻绕线而节省的管芯面积(由括号502表示)。虽然对于磁场均匀性而言，期望自测试线120覆盖整个感测元件102，但是在这种情况下，如图5所示，并联布线的自测试绕线120 (图6)会稍微降低宽度以部分补偿和保持电阻在与稳定线116的电阻相同的等级。降低的宽度可导致稍微不同的场因子(field factor)，但这可以在产品开发阶段中的某时刻被校准。参照图7，可用来最小化全串联布线法的自测试电阻的另一调整是在自测试线120在隧道结100之上越过时(图中示出感测层102和参考层104)保持自测试线120狭窄(702部分)以获得更大的场因子和更集中的场施加，并在经过桥或桥阵列的没有有源隧道结100的区域时将其展开到更大宽度(704部分)。最后，为了最佳芯片面积效率，可引入额外金属层，其使自测试线120以对称方式在感测元件100之上以及之下延伸。然后，电流可在感测元件100之上沿一方向和在其之下沿一相反方向流动。该下面的互连可以使用Cu或Al工艺，但是Cu由于其改善的平坦性而是优选的。如果节省的面积是管芯的显著一部分(否则将仅被占据为“扁平线圈”的返回路径)，那么来自额外工艺层的稍微更高的成本远 被晶片上可获得的增加管芯数所补偿。下面描述算法和芯片上结构，其允许通过简单引入用于在晶片和最终测试产生磁场的额外电子接触和电流路径而获得传感器性能数据。期望提供初始偏差调节，其将任何偏差磁场与传感器固有电偏差分开，该偏差磁场可由最终测试组装位中的环境磁场给出。这些算法描述了将偏差磁场的影响与传感器分支的电不平衡分开的过程。磁测试和校准可通过纯电接触且在非屏蔽环境中进行，只要偏差磁场在与测量数据速率相似的时间尺度上不随时间变化。一旦知晓了电偏差，其可以通过熔断芯片上磁隧道结反熔丝来除去，或校准因子可以存储在非易失性存储器中以允许通过传感器ASIC校正所测量的传感器值；因此，可以产生具有尽可能接近最佳零偏差的磁传感器。此外，在该过程期间，灵敏度因子被测量，且也可以被存储。因此，可在存在磁场时，并仅利用遍及CMOS工业存在的标准测试装置实现完全传感器校准，而不需要任何磁屏蔽或施加外磁场。替代地，通过经由芯片上测试线圈引入电流来施加局域化芯片上测试磁场。确定电偏差的方法可以在数个温度下执行以准确捕获任何依赖于温度的偏差漂移并引入补偿因子，然后补偿因子可在用管芯上温度传感器测量时随着管芯温度变化而被应用。这种温度传感器是简单ASIC构建块。用于该偏差温度依赖性的校准还显著降低终端用户所需的重校准频率。最终产品中的传感器自测试模式可用于重特征化传感器在不同温度或磁场环境下的性能，还可以用于校准部件寿命中由于老化造成的影响，有效地增大传感器分辨率并延长传感器寿命。单独延伸的自测试金属允许灵敏度校准和功能性测量，但不能提供最重要的传感器参数之一，即偏差，这是因为可能有外部干扰磁场。当组合在不同自测试电流下的测量和在不同稳定电流值下的测量时，可以提取固有传感器电偏差。这通过求解简单方程组来进行M01=S1 (H0) +E0M02=S2 (H0) +E0其中，M01是在第一稳定电流值下的测量偏差，从用不同自测试电流的若干传感器测量提�。琒1是在第一稳定电流下的传感器灵敏度，
H。是未知磁偏差，Eq是未知电偏差， M02是在第二稳定电流值下的测量偏差，从用该电流值稳定且施加不同自测试电流的若干传感器测量提�。约癝2是在第二稳定电流下的传感器灵敏度。传感器偏差在两个不同水平的稳定电流下测试两次，由此乘以任何干扰磁场的灵敏度因子得到调制。因此电和磁偏差可以单独提�。梢远杂诹槊舳群偷缙钚慈胄Ｗ际菀杂米骱竺娴牟饬康男Ｕ蜃�。这可以在最终测试中进行，也可以执行在不同温度下的测试以实现偏差漂移的温度依赖性的校正。最终消费者产品也可以触发自测试模式以检查校准值的精度或者(先前校准的)测量偏差漂移是否由于例如温度相关的影响而超过阈值。在图I的磁场感测器件101的结构的制造期间或在包括惠斯通桥200的集成电路 的制造之后，电流可供应到自测试线120以产生由磁隧道器件100感测的磁场。在分别由穿过稳定线116的两个或更多稳定电流产生的两个或更多磁场下的采样磁场响应被用于确定灵敏度因子和电偏差。第一稳定电流和第一自测试电流施加到磁场感测器件101，整个系统保持在第一温度，导致第一测量。对于第二测量，稳定电流变成第二值，而自测试仍保持在第一值。自测试电流然后调节到其第一值而稳定电流调节到其第二值，以用于第三测量。最后，稳定电流回到第二值，自测试电流维持在第二值，进行第四测量。然后可以针对两个稳定电流值中的每个确定灵敏度和传感器偏差S1= (M1-M3) / (ST1-ST2)S2= (M2-M4) / (ST1-ST2)M01=V2 {(M^M3) -S1* (SI\+ST2)}M02=V2 {(M2+M4) -S2* (ST^ST2)}其中，My为测量值，ST1和ST2为由第一和第二稳定电流施加的磁场。—旦确定了 MopMa^S1和S2,应用以上给出的方程式,确定传感器偏差的电和磁分量。可施加额外的稳定和/或自测试电流以确定传感器线性度，并且可以应用确定电和磁偏差的最小二乘法以获得改善的精度和噪音免疫。可以在多于一个温度下应用该过程以确定电偏差如何随温度改变，以将更高水平的校准引入到系统中。在确定校准因子后，任何随后的测量将扣除电偏差，利用电偏差随温度的测量斜线也可以扣除基于该偏差漂移的温度相关项。基于温度相关的测量，也可以应用可选的灵敏度定标(scaling)。这些校正测量值比原始未校正的值精确得多。在消费者产品中在探测、最终测试时通过集成的磁场生成线对磁传感器进行自测试的能力提供了在存在小的干扰磁场时，在不施加外磁场的情况下校准个体传感器的电偏差和灵敏度的能力。部件寿命期间传感器特性的任何改变也能在最终环境中被校准。减小的封装和测试成本提供了更具竞争力的低成本磁传感器。用于实现在此描述的磁隧道结传感器的优点的方法的第一示范性实施例(图8)包括提供802第一多个电流到与磁隧道结100相邻地设置的稳定线116，并施加804第二多个电流至自测试线116，第一多个电流中的每一个在第二多个电流中的每一个期间提供。响应于第一多个电流的提供和第二多个电流的施加，由磁隧道结感测元件101感测的值被采样806。从采样值确定808磁隧道结传感器101的灵敏度。确定808可包括确定电和磁偏差，也可包括确定温度相关的电偏差，由此确定偏差的温度系数。用于实现在此描述的磁隧道结感测器件101的优点的方法的第二示范性实施例(图9)包括提供902第一电流到与磁隧道结100相邻地设置的稳定线116，同时提供第二电流到与磁隧道结100相邻地布置的磁场生成线(自测试线)120，并且采样904由磁隧道结感测元件101感测的第一值。提供906第三电流到稳定线116，同时提供第二电流给磁场生成线120，并且采样908由磁隧道结感测元件101感测的第二值。提供910第四电流给磁场生成线120，同时提供第一电流给稳定线116，并且采样912由磁隧道结感测元件101感测的第三值。提供914第四电流至磁场生成线120，同时提供第三电流至稳定线116，采样916由磁隧道结感测元件101感测的第四值。从第一、第二、第三和第四值确定918磁隧道结传感器101的灵敏度、磁偏差和电偏差中的至少一个，从所确定的灵敏度以及磁和电偏差确定920多个校准因子。存储922用于校正后面的测量的校准因子。已经示出了磁致电阻传感器101的灵敏度因子和电偏差可以从在由通过自测试线120的两个或更多自测试电流产生的两个或更多自测试磁场下结合两个或更多稳定电流测量的采样磁场响应来确定。此外，该确定可以随温度变化而进行，以捕获任何温度相关 的偏差漂移，提供可在温度变化时应用的补偿因子。虽然在前面对发明的详细描述中已经给出了至少一个示范性实施例，但是应意识至IJ，存在大量变型。还应意识到，示范性实施例仅是例子，无意以任何方式限制本发明的范围、应用或配置。而是，前面的详细描述将向本领域技术人员提供用于实现本发明的示范性实施例的常规路线图，将理解，可以在示范性实施例描述的元件的功能和布置中进行各种改变而不偏离所附权利要求中阐述的本发明的范围。
权利要求
1.一种磁场传感器，包括 第一电流传输线和第二电流传输线； 稳定线； 第一磁致电阻感测兀件，位于第一电流传输线与第二电流传输线之间并与该稳定线相邻；以及 磁场生成线，定位得与该第一磁致电阻感测元件相邻。
2.根据权利要求I所述的传感器，其中，该磁致电阻感测元件包括磁隧道结。
3.根据权利要求I所述的传感器，其中，该第一磁致电阻感测元件包括磁致电阻元件的阵列。
4.根据权利要求I所述的传感器，其中，该稳定线设置在该第一磁致电阻感测元件的相反两侧，从而从其经过的电流在该相反两侧沿相反两个方向流动。
5.根据权利要求I所述的传感器，还包括 第二、第三和第四磁致电阻感测元件，与该第一磁致电阻感测元件协同配置成惠斯通桥。
6.根据权利要求5所述的传感器，其中，该第一、第二、第三和第四磁致电阻感测元件中的每个包括 磁致电阻感测元件的阵列。
7.根据权利要求I所述的传感器，其中，该磁场生成线设置在该第一磁致电阻感测元件的相反两侧，从而从其经过的电流在该相反两侧沿相反两个方向流动。
8.根据权利要求I所述的传感器，还包括 接触焊盘，与该稳定线电隔离，且包括与该稳定线相同的集成电路层；以及 耦接至该接触焊盘的电路。
9.根据权利要求I所述的传感器，还包括 接触焊盘，与该稳定线、该磁场生成线以及该第一和第二电流传输线中的至少一个电隔离且包含与之相同的集成电路层；以及耦接至该接触焊盘的电路。
10.根据权利要求I所述的传感器，还包括 晶体管，具有包括该第二电流传输线的第一电流传输电极、耦接至其他电路的第二电流传输电极、以及耦接至控制电路的控制电极。
11.根据权利要求I所述的传感器，其中，该磁场生成线包括 线圈。
12.根据权利要求I所述的传感器，其中，该磁场生成线包括 第一部分，邻近该第一磁致电阻感测元件并具有第一宽度； 第二部分，从该第一磁致电阻感测元件移位且具有第二宽度，该第一宽度具有小于该第二宽度的尺寸。
13.—种在集成电路中感测磁场的方法，该集成电路包括至少一个磁致电阻感测元件，该磁致电阻感测元件包括铁磁感测层，该方法包括 提供第一电流到与该磁致电阻感测元件相邻地设置的稳定线，同时提供第二电流到与该磁致电阻感测元件相邻地设置的磁场生成线，并且采样由该磁致电阻感测元件所感测的第一值； 提供第三电流到该稳定线，同时提供该第二电流到该磁场生成线，并且采样由该磁致电阻感测元件所感测的第二值； 提供该第一电流到该稳定线，同时提供第四电流到该磁场生成线，并且采样由该磁致电阻感测元件所感测的第三值； 提供该第三电流到该稳定线，同时提供该第四电流到该磁场生成线，并且采样由该磁致电阻感测元件所感测的第四值； 从该第一、第二、第三和第四值确定该磁致电阻传感器的灵敏度以及磁偏差和电偏差; 从所确定的灵敏度以及磁偏差和电偏差确定多个校准因子；以及 存储该校准因子以用于校正后面的测量。
14.根据权利要求13所述的方法，还包括 在第一和第二温度下米样该第一、第二、第三和第四值； 利用温度相关的电偏差确定偏差的温度系数；以及 将该偏差的温度系数存储到存储器中以增大扩展温度范围上的校准精度。
15.根据权利要求13所述的方法，其中，确定多个校准因子包括使用下列方程式 M01=S1 (H0)+E0 M02=S2 (H0)+E0 其中，M01是在第一稳定电流值下的测量偏差，从具有不同自测试电流的传感器的若干测量提�。� S1是在第一稳定电流下的传感器灵敏度， H0是未知磁偏差， E0是未知电偏差， 是在第二稳定电流值下的测量偏差，从用该电流值稳定的且施加有不同自测试电流的传感器的若干测量提�。约� S2是在第二稳定电流下的传感器灵敏度。
16.—种在集成电路中感测磁场的方法，该集成电路包括至少一个磁致电阻感测元件，该方法包括 提供第一多个电流至与该磁致电阻感测元件相邻地设置的稳定线； 施加第二多个电流至自测试线，该第一多个电流中的每一个在该第二多个电流中的每一个期间提供； 采样由该磁致电阻感测元件响应于该第一多个电流的提供和施加该第二多个电流所感测的值；以及 从所采样的值确定该磁致电阻传感器的灵敏度。
17.根据权利要求16所述的方法，其中，该确定步骤包括 确定电偏差和磁偏差。
18.根据权利要求16所述的方法，还包括 在多个温度下执行该提供、施加、采样和确定步骤，其中该采样步骤包括确定温度相关的电偏差；利用该温度相关的电偏差确定偏差的温度系数；以及 将该偏差的温度系数存储到存储器中以增大在扩展温度范围上的校准精度。
19.根据权利要求16所述的方法，还包括 在多个温度下执行该提供、施加、采样和确定步骤，其中该采样步骤包括确定温度相关的电偏差； 确定灵敏度的温度系数；以及 将该灵敏度的温度系数存储到存储器中以增大在扩展温度范围上的校准精度。
20.根据权利要求16所述的方法，其中该确定步骤包括 应用方程式，该方程式包括S1=(M1-M3)Zi(ST1-ST2)S2= (M2-M4)/(ST1-ST2)M0I=V21(M^M3)-S1* (ST^ST2)IM02=V2 {(MfM4)-S2MSTJST2M 其中，Mp M2、M3和M4是采样值，ST1和ST2是由第一多个电流施加的磁场。
全文摘要
一种在电路(101)中包括至少一个磁致电阻感测元件(100)的感测磁场的方法，该方法包括提供(702)第一多个电流到与磁致电阻感测元件(100)相邻地设置的稳定线(116)；施加(704)第二多个电流至与磁隧道结(100)相邻设置的自测试线(120)，第一多个电流中的每一个在第二多个电流中的每一个期间提供。由该磁隧道结感测元件(100)响应于第一多个电流的提供(702)和第二多个电流的施加(704)所感测的值被采样(706)，从所采样的值确定(708)磁隧道结传感器(100)的灵敏度以及电和磁偏差。还可以确定偏差的温度系数。
文档编号G01R33/06GK102762951SQ201180010293
公开日2012年10月31日 申请日期2011年1月7日 优先权日2010年1月8日
发明者P·马瑟 申请人:艾沃思宾技术公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
