专利名称：用于测试待测电路单元的方法及用于实现其的电路结构的制作方法
技术领域：
本发明大体上涉及一种用于测试电路单元的方法，具体地，涉及一种用于测试具有至少一个存储单元阵列和至少一个寻址和控制单元的待测电路单元的方法，以及一种利用设置在电路结构上的端子单元实现该方法的电路结构。
背景技术：
对以低廉的测试成本并行地实现较大范围的测试过程的需要与日俱增。待测电路单元首先涉及具有增加了的复杂度的存储芯片。在这种情况下，测试成本主要由测试时间决定，并根据在预定时间内能够测试的待测电路单元的数目来获得。
每单位时间内可测试电路单元的数目也被称为吞吐率(throughput rate)。为了可以整体地降低每个待测电路单元的成本，已经提出了要减少测试时间，或增加每一个测试系统并行测试的电路单元的数目。
不利地，需要利用多条测试数据线将待测电路单元与测试设备相连，以便向待测电路单元发送适当的测试数据，并将由待测电路单元根据所提供的测试数据而输出的实际数据与测试设备中的预定标称数据进行比较。例如，为了将测试设备与待测电路单元相连，传统的系统使用包括4根、8根或16根单根导线的测试数据线。这种较大数量的单根导线不利地增加了测试成本并波及到对待测电路单元的连接。
为了解决此问题，已经提出了建议以使用特定的测试模式，允许使用单一的测试数据线对待测电路单元进行测试。在这种测试模式下，在也用于支持待测电路单元的芯片上直接比较所期望的数据(标称数据)和读取出的数据(实际数据)。接下来，通过单一的测试数据线输出作为测试结果的信息项，例如，待测电路单元故障的结果或待测电路单元正确的结果。因此，可以在测试设备中的单一端子单元上得到测试结果的信息内容。
此测试模式被称为高级压缩测试模式(ACTM)。但是，即使使用这种测试模式(ACTM)，仍然存在需要提供用于输出测试结果的专用端子单元的缺点。不适当地，需要这种单一端子单元只用于测试待测电路单元，而不需要用于操作电路单元。这意味着不必要地提高了待测电路单元的测试和操作成本。
设置用于输出测试结果的测试设备的端子单元仅用于传送测试结果而没有其他功能。
图2示出了用于测试待测电路单元100的传统电路结构。将测试设备200与待测电路单元100一起设置在单一芯片上。
待测电路单元100与测试设备200之间的数据通信由包括如4根、8根或16根单根导线的测试数据线104提供。传统上，测试设备200中的测试模式单元201向待测电路单元100中的数据单元103输出测试数据。从数据单元103向待测电路单元中的存储单元阵列101传送该数据。寻址和控制单元102使用寻址和控制数据107来启动待测电路单元100中的存储单元阵列101。
通过寻址和控制线106及寻址和控制端子单元108来提供寻址和控制数据107。将根据提供给待测电路单元100的测试数据105而返回的实际数据105a与测试设备200中的预定标称数据进行比较。作为比较的结果，通过测试设备中的端子单元204，将测试结果203输出到结果数据线202上。
因此，用于测试待测电路单元的传统电路结构的主要缺点在于，除了用于启动待测电路单元100中的存储单元阵列101的寻址和控制端子单元108以外，还需要在测试设备中只针对测试目的而提供端子单元204。此额外的连接引脚不合时宜地增加了待测电路单元的成本和测试的整体成本。此外，该传统的电路结构不允许任何较大程度的并行测试。
发明内容
因此，本发明的目的是提供一种用于测试待测电路单元的方法和一种用于实现这种方法的电路结构，避免向测试设备提供专用于测试所需的端子单元204。
本发明通过具有专利权利要求1所述结构的电路结构来实现此目的。此外，通过专利权利要求10所述的方法来实现此目的。在从属权利要求中可以找到对本发明的改进。
本发明的基本概念是对通过测试设备中的端子单元读取出的数据进行逻辑组合，并只将针对每个待测电路单元的单一测试结果存储在结果存储器单元中，通过设置在待测电路单元中的寻址和控制端子单元输出被存储在结果存储器单元中的测试结果。
这种情况下的一个优点在于，可以极大程度地缩减测试成本，由于节省了额外的端子单元(引脚)，并能够增加并行性。节省测试不再需要的额外引脚(芯片信道)的优点在于，由针对所需芯片信道的每一个的测试器信道的总数指定了测试的并行性，即，需要的芯片信道越少并行性越大。
更高级别的并行性意味着较低测试成本下更高的吞吐率和有利的结果。有利地，本发明的电路结构允许只使用其寻址和控制线，对芯片(待测电路单元)进行测试。因此，本发明的用于测试待测电路单元的方法包括(i)将测试设备中的测试结果存储在待测电路单元中；(ii)在待测电路单元中累计测试结果；以及(iii)通过寻址和控制线输出总体结果。
本发明的用于测试具有至少一个存储单元阵列和至少一个寻址和控制单元的待测电路单元的电路结构本质上具有a)测试设备，用于提供测试模式，其中所述测试设备具有测试模式单元，用于产生通过测试数据线提供给待测电路单元的测试数据，并顺序执行测试程序，所述测试程序涉及待测电路单元根据与测试模式单元中的预定标称数据进行比较的测试数据而输出的实际数据；以及
b)结果数据线，用于顺序输出利用基于比较的测试程序而获得的测试结果，其中，设置组合逻辑设备，用于对顺序输出的测试结果进行逻辑组合以产生结果数据，从而，只有在所有顺序执行的测试程序中，输出的实际数据与预定标称数据相匹配，所述结果数据才表示待测电路单元的正确操作，并通过待测电路单元中的寻址和控制单元输出结果数据。
此外，本发明的用于测试待测电路单元的方法具有以下步骤a)利用测试设备，设置测试模式；b)在测试设备中的测试模式单元中产生测试数据；c)通过测试数据线，从测试设备向待测电路单元提供测试数据；d)顺序执行测试程序，所述测试程序涉及待测电路单元根据与测试模式单元中的预定标称数据进行比较的测试数据而输出的实际数据；以及e)通过结果数据线，顺序输出利用基于比较的测试程序而获得的测试结果，其中，对顺序输出的测试结果进行逻辑组合以产生结果数据，从而，只有在所有顺序执行的测试程序中，输出的实际数据与预定标称数据相匹配，所述结果数据才表示待测电路单元的正确操作，并通过待测电路单元中的寻址和控制单元输出结果数据。
从属权利要求包括对本发明各个主题的有利发展和改进。
根据本发明的一个优选发展，组合逻辑设备具有结果存储器单元，用于存储顺序获得的测试结果。有利地，在各种情况下，只存储累计结果，即，对正确待测电路单元的确定，在这种情况下，继续测试程序，或者在进行测试期间有错误发生，在这种情况下，确定待测电路单元故障，于是可以中止测试。
根据本发明的另一优选发展，组合逻辑设备具有控制逻辑单元，用于更新结果存储器单元。在已经提供新的测试结果之后，控制逻辑单元更新结果存储器单元，在向控制逻辑单元提供读信号之后，能够读取结果存储器单元。
根据本发明的另一优选发展，组合逻辑设备具有输出数据线，用于向寻址和控制单元输出结果数据，有利地，将输出数据线设置在其上设置有待测电路单元100、测试设备200和组合逻辑设备300的芯片上。因此，本发明的电路结构是对待测电路单元的扩展，从而在对待测电路单元进行测试时，不需要测试设备中额外的端子单元来进行外部连接。
根据本发明的另一优选发展，组合逻辑设备具有读信号线，用于向组合逻辑设备中的控制逻辑单元提供读信号，有利的是，读信号线同样位于待测电路单元、测试设备和组合逻辑设备位于其上的芯片上。通过包括4根、8根或16根单根导线的测试数据线提供待测电路单元与测试设备之间的连接。
有利地，将待测电路单元、测试设备和组合逻辑设备设置在单一的芯片上。根据本发明的一个优选发展，用于顺序输出使用测试程序而获得的测试结果的结果数据线包括单一的单根导线，利用结果数据线向组合逻辑设备提供从测试设备获得的测试结果。
根据本发明的另一优选发展，结果存储器单元是单比特存储器形式的，结果存储器单元是单一比特存储器形式的，将顺序获得的测试结果存储在组合逻辑设备中的结果存储器单元中，作为单一比特信息项。
在附图中示出了本发明的典型实施例，并在以下的描述中，对其进行了更为详细的描述。
图中图1示出了根据本发明优选典型实施例的用于测试待测电路单元的电路结构；以及图2示出了用于测试待测电路单元的传统电路结构。
在附图中，相同的参考数字表示相同的元件或步骤，或具有相同功能的元件或步骤。
具体实施例方式
图1所示的电路结构包括三个基本�？椋创獾缏返ピ�100、测试设备200和组合逻辑设备300。应当指出的是，将下述典型实施例中的待测电路单元100、测试设备200和组合逻辑设备300设置在单一的电路芯片上，并形成单一的电路单元。
也就是说，由测试设备200和组合逻辑设备300扩展待测电路单元100，并仅需要一个寻址和控制端子单元108，作为外部连接。
应当指出的是，尽管示出的是将待测电路单元100、测试设备200和组合逻辑设备300设置在单一的芯片上，也可以将待测电路单元100、测试设备200和组合逻辑设备300设计为分立的电路单元。
待测电路单元100包括至少一个存储单元阵列101，可以利用所提供的测试数据105对其进行测试；至少一个寻址和控制单元102；以及数据单元103。数据单元103通过数据线与存储单元阵列101相连。正如本领域的技术人员所知，通过寻址和控制单元102来控制存储单元阵列101，即，提供了地址和命令或指令。通过地址和控制线106向待测电路单元提供这种寻址和控制数据107，或者通过寻址和控制线106与寻址和控制单元102交换寻址和控制数据107。
为此目的，整个电路结构，尤其是待测电路单元100包含寻址和控制端子单元108。通过此单一的寻址和控制端子单元108，进行与外部电路单元的所有数据通信。
测试数据线104将待测电路单元100中的数据单元103或至少一个存储单元阵列101连接到测试设备200。测试设备200基本上具有用于产生通过测试数据线104提供给待测电路单元100的测试数据105的测试模式单元201。
按照这种方式，可以根据预定的测试模式，顺序执行测试程序，所述测试程序涉及由待测电路单元100根据测试数据105而输出的实际数据105a，通过测试数据线104，从待测电路单元100向测试设备200传送实际数据105a，并将其与测试模式单元201中的预定标称数据进行比较。于是，所提供的实际数据105a与标称数据之间的比较确定待测电路单元是否无故障或存在故障。
由测试模式单元201将相应的测试结果203输出到结果数据线202上。
根据本发明，现在，并不通过测试设备中分立的端子单元来输出此测试结果203，正如传统的电路结构的情况那样，而是进一步在设置在芯片上的组合逻辑设备300中进行处理。所述结果数据线202用于向包含在组合逻辑设备300中的控制逻辑单元302提供测试结果203。所述控制逻辑单元302与同样包含在组合逻辑设备330中的结果存储器单元301相连。
此外，由待测电路单元100中的寻址和控制单元102通过读信号线307向控制逻辑单元302提供读信号308。有利地，读信号线307位于电路结构的芯片上，这意味着测试设备中的外部端子单元是不必要的。执行组合逻辑设备300中的逻辑功能，从而如果将待测电路单元识别为无故障，则不改变总的结果。
如果在测试程序期间，待测电路单元被识别为存在故障，则将总的结果设置为“故障”，并不再改变，即使在提供了随后的正确测试程序时，即，只有当输出的实际数据105a在所有顺序执行的测试程序中与预定的标称数据相匹配时，由组合逻辑设备300输出的结果数据306才表示待测电路单元100的正确操作。
通过输出数据线305，向待测电路单元100中的寻址和控制单元102输出存储在结果存储器单元301中的总体结果。按照这种方式，能够通过使用所提供的寻址和控制单元102以及寻址和控制线106以及单一的寻址和控制端子单元108输出测试结果或结果数据306，来跟踪不同测试程序的性能。这实现了无需用于输出结果数据的额外端子单元的优点。
为了开始对结果存储器单元301的读�。ü列藕畔�307向控制逻辑单元302提供读信号308。有利地，输出数据线305和读信号线307都位于整体的电路结构的芯片上，这意味着不需要用于连接外部电路单元的额外端子单元。根据本发明的一个优选典型实施例，结果存储器单元301是单比特存储器形式的。
因此，将结果存储器单元301只用于存储当前的总结果。在再次读取数据时，内部执行数据比较，并通过测试设备中的端子单元输出通常所需的结果，将当前的测试结果与为单比特存储器形式的结果存储器单元301中的总结果进行逻辑组合。具体地，如下执行这种逻辑功能(i)待测电路单元正确操作下的测试程序结果将总结果保持设置为“正确操作”；以及(ii)待测电路单元未正确操作下的测试程序结果将总结果设置为“不正确操作”，并保持设置为“不正确操作”，即使在执行了进一步的测试程序时。
通过一系列的写和读命令，对待测电路单元进行测试，最终，惟一重要的是在读取期间，是否所有结果数据均被标识为“正确”。如果曾经建立起“不正确操作”，则在任何情况下，总结果均为“故障”。
因此，读取作为单比特存储器的、用于存储总结果的结果存储器单元301就足够了。当已经读取了最后的测试过程时，利用测试模式，通过寻址和控制线106输出由结果数据306所表示的总结果。
在这种情况下，控制逻辑单元302确保根据由读信号308提供的每一个读取命令，对结果存储器单元301进行更新。此外，控制逻辑单元302具有通过寻址和控制线106提供要读取的总结果的功能。
尽管以上参照优选典型实施例对本发明进行了描述，本发明并不局限于此，而可以按照更为宽广的方式对其进行修改。
本发明也并不局限于所述的应用选项。
参考数字列表100待测电路单元101存储单元阵列102寻址和控制单元103数据单元104测试数据线105测试数据105a 实际数据106寻址和控制线107寻址和控制数据108寻址和控制端子单元200测试设备201测试模式单元202结果数据线203测试结果204测试设备中的端子单元300组合逻辑设备301结果存储器单元302控制逻辑单元305输出数据线306结果数据307读信号线308读信号
权利要求
1.一种用于测试待测电路单元(100)的电路结构，所述待测电路单元(100)具有至少一个存储单元阵列(101)和至少一个寻址和控制单元(102)，所述电路结构具有a)测试设备(200)，用于提供测试模式，其中a1)所述测试设备(200)具有测试模式单元(201)，用于产生通过测试数据线(104)提供给待测电路单元(101)的测试数据(105)，以及a2)顺序执行测试程序，所述测试程序涉及由待测电路单元(100)根据与测试模式单元(201)中的预定标称数据进行比较的测试数据(105)而输出的实际数据(105a)；以及b)结果数据线(202)，用于顺序地输出利用基于比较的测试程序而获得的测试结果(203)，其中，所述电路结构还具有c)组合逻辑设备(300)，用于对顺序输出的测试结果(203)进行逻辑组合以产生结果数据(306)，从而只有当在所有顺序执行的测试程序中，输出的实际数据(105a)与预定标称数据相匹配时，所述结果数据(306)才表示待测电路单元(100)的正确操作，其中，d)通过待测电路单元(101)中的寻址和控制单元(102)输出结果数据(306)。
2.根据权利要求1所述的电路结构，其特征在于组合逻辑设备(300)具有结果存储器单元(301)，用于存储顺序获得的测试结果(203)。
3.根据权利要求2所述的电路结构，其特征在于组合逻辑设备(300)具有控制逻辑单元(302)，用于更新结果存储器单元(301)。
4.根据权利要求1所述的电路结构，其特征在于组合逻辑设备(300)具有输出数据线(305)，用于向寻址和控制单元(102)输出结果数据(306)。
5.根据权利要求1或3所述的电路结构，其特征在于组合逻辑设备(300)具有读信号线(305)，用于向控制逻辑单元(302)提供读信号(308)。
6.根据权利要求1所述的电路结构，其特征在于测试数据线(104)包括4根、8根或16根单根导线。
7.根据权利要求1所述的电路结构，其特征在于将待测电路单元(100)、测试设备(200)和组合逻辑设备(300)设置在单一的芯片上。
8.根据权利要求1所述的电路结构，其特征在于用于顺序输出使用测试程序而获得的测试结果(203)的结果数据线(202)包括单一的单根导线。
9.根据权利要求2所述的电路结构，其特征在于结果存储器单元(301)是单比特存储器形式的。
10.一种用于测试待测电路单元(100)的方法，所述待测电路单元(100)具有至少一个存储单元阵列(101)和至少一个寻址和控制单元(102)，所述方法具有以下步骤a)利用测试设备(200)来设置测试模式；b)在测试设备(200)中的测试模式单元(201)中产生测试数据(105)；c)通过测试数据线(104)，从测试设备(200)向待测电路单元(101)提供测试数据(105)；d)顺序执行测试程序，所述测试程序涉及由待测电路单元(100)根据与测试模式单元(201)中的预定标称数据进行比较的测试数据(105)而输出的实际数据(105a)；以及e)通过结果数据线(202)，顺序地输出利用基于比较的测试程序而获得的测试结果(203)，其中f)利用组合逻辑设备(300)，对顺序输出的测试结果(203)进行逻辑组合以产生结果数据(306)，从而，只有当在所有顺序执行的测试程序中，输出的实际数据(105a)与预定标称数据相匹配时，所述结果数据(306)才表示待测电路单元(100)的正确操作，其中g)通过待测电路单元(101)中的寻址和控制单元(102)输出结果数据(306)。
11.根据权利要求10所述的方法，其特征在于将顺序获得的测试结果(203)存储在组合逻辑设备(300)中的结果存储器单元(301)中。
12.根据权利要求11所述的方法，其特征在于利用组合逻辑设备(300)中的控制逻辑单元(302)，对结果存储器单元(301)进行更新。
13.根据权利要求10所述的方法，其特征在于通过组合逻辑设备(300)中的输出数据线(305)，向寻址和控制单元(102)输出结果数据(306)。
14.根据权利要求10或12所述的方法，其特征在于通过组合逻辑设备(300)中的读信号线(305)，向组合逻辑设备(300)中的控制逻辑单元(302)提供读信号(308)。
15.根据权利要求11所述的方法，其特征在于将顺序获得的测试结果(203)存储在组合逻辑设备(300)中的结果存储器单元(301)中，作为单比特信息项。
全文摘要
本发明提供了一种利用用于提供测试模式的测试设备(200)对待测电路单元(100)进行测试的电路结构，其中顺序执行测试程序，所述测试程序涉及待测电路单元(100)根据与测试模式单元(201)中的预定标称数据进行比较的提供测试数据(105)而输出的实际数据(105a)，以及设置组合逻辑设备(300)，用于对顺序输出的测试结果(203)进行逻辑组合，从而，只有当在所有顺序执行的测试程序中，输出的实际数据(105a)与预定标称数据相匹配时，结果数据才表示待测电路单元(100)的正确操作，通过待测电路单元(101)中的寻址和控制单元(102)输出结果数据(306)。
文档编号G01R31/319GK1577631SQ20041006334
公开日2005年2月9日 申请日期2004年7月8日 优先权日2003年7月11日
发明者欧文·塔尔曼 申请人:印芬龙科技股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
