专利名称：制动器制动性能综合测试装置及其测试方法
技术领域：
本发明涉及一种制动性能测试装置，具体的说，涉及了一种用于对垂直提升设备上的制动器的制动性能综合测试装置及其测试方法。
背景技术：
在制动器制动性能测试中，测试结果的准确性、稳定性及可靠性是测试的关键问题。目前，制动器制动性能测试主要是制动下滑量的测试，通常是采用标准JB/T9008. 2-2004的4. I. 3. 2所规定的方法，这种方法的缺点是功能单一、误差较大等。为了解决以上存在的问题，人们一直在寻求一种理想的技术解决方案。
发明内容
本发明的目的是针对现有技术的不足，从而提供一种设计科学、结构简单、操作方便、测试结果准确性高、工作性能稳定、测试可靠性高、功能实用的制动器制动性能综合测试装置，还提供了一种简单实用、易于掌握的测试方法。为了实现上述目的，本发明所采用的技术方案是一种制动器制动性能综合测试装置，它包括嵌入式CPU、激光测距传感器、放大滤波电路、信号分离电路、微分电路、两个A/D转换�？�、触发信号电路、CPLD、存储模块和触摸屏；
其中，所述激光测距传感器连接所述放大滤波电路以便将所述激光测距传感器采集的位移信号进行放大滤波处理；
所述放大滤波电路连接所述信号分离电路以便通过所述信号分离电路将经过放大滤波处理的位移信号分离为两路相同的位移采集信号；
所述嵌入式CPU通过第一 A/D转换�？榱铀鲂藕欧掷氲缏返牡谝晃灰撇杉藕攀涑龆艘员慊袢∈凳敝贫灰屏浚�
所述嵌入式CPU依次通过第二 A/D转换模块、所述微分电路连接所述信号分离电路的第二位移采集信号输出端以便获取实时制动速度；
所述嵌入式CPU连接所述触发信号电路以获取所述触发信号电路采集的制动触发信
号;
所述嵌入式CPU连接所述CPLD以便控制所述CPLD的采集参数；
所述CPLD分别连接两个A/D转换�？橐员愀莶杉问刂屏礁鯝/D转换�？榈男藕攀涑觯�
所述嵌入式CPU连接所述存储�？橐员愦娲⑺銮度胧紺PU获取的实时制动位移量和实时制动速度以及据此由所述嵌入式CPU根据预设程序运算的制动性能综合测试分析数据；
所述嵌入式CPU连接所述触摸屏以便人为设置采集参数和显示实时制动位移量、实时制动速度和制动性能综合测试分析数据。基于上述，它还包括通讯�？椋銮度胧紺PU连接所述通讯�？橐员闶迪指弥贫髦贫阅茏酆喜馐宰爸糜胪馕璞傅耐ㄑ�。基于上述，它还包括恒流源模块，所述恒流源�？榱铀黾す獠饩啻衅饕蕴峁┕ぷ鞯缭矗銮度胧紺PU连接所述恒流源�？橐员憧刂扑龊懔髟茨？榈墓ぷ髯刺�。基于上述，它还包括传感器接口电路，所述激光测距传感器通过所述传感器接口电路连接所述放大滤波电路，所述恒流源�？橥ü龃衅鹘涌诘缏妨铀黾す獠饩啻衅饕蕴峁┕ぷ鞯缭�。基于上述，所述嵌入式CPU连接所述放大滤波电路的控制端以便于控制位移信号的放大倍数。 基于上述，所述嵌入式CPU采用型号为SC32442B的微处理器，所述CPLD采用型号为EMP7256的数字逻辑芯片，所述A/D转换�？椴捎眯秃盼狝D7865的A/D转换芯片；所述嵌入式CPU的外部时钟端口分别连接两个A/D转换�？榈氖敝邮淙攵丝冢銮度胧紺PU的读写控制端口分别连接两个A/D转换�？榈亩列纯刂贫丝� ；所述触发信号电路是输入端用于连接触发信号的光电耦合器，所述光电耦合器采用型号为TLP521的光电耦合器。一种制动器制动性能综合测试装置的测试方法，它包括以下步骤
步骤I、将激光测距传感器置于被提升物的下方，触发信号电路的输入端连接制动器的制动触发信号；
步骤2、当嵌入式CPU获取到触发信号电路采集的制动触发信号，则嵌入式CPU开始计时，并通过控制所述CPLD的采集参数，继而控制两个A/D转换模块的信号输出，按照采集参数预设的采集速度，获取被提升物的实时制动位移量和实时制动速度；
步骤3、嵌入式CPU通过获取的实时制动位移量、实时制动速度以及计时时间，运算得到制动性能综合测试分析数据并据此绘制制动性能曲线，所述制动性能曲线包括有实时制动位移量-时间曲线、实时制动速度-时间曲线；
步骤4、嵌入式CPU根据前述制动性能综合测试分析数据和制动性能曲线以及预设的制动性能判断条件，判断制动器制动性能并得出制动器制动性能分析结果；嵌入式CPU将前述制动性能综合测试分析数据和制动性能曲线以及制动器制动性能分析结果进行存储，以便于查询、读�。⒖筛菪枰邢允尽；谏鲜觯诓街�3中，嵌入式CPU根据预设的单位时间、预设的被提升物质量和该单位时间内的实时制动位移量，计算该单位时间内的制动功，并根据多个单位时间内的制动功，绘制制动功-单位时间曲线。基于上述，在步骤3中，嵌入式CPU根据预设的单位时间、预设的被提升物质量和该单位时间内的起始点实时制动速度、终止点实时制动速度，计算该单位时间内的制动内力，并根据多个单位时间内的制动内力，绘制制动内力-单位时间曲线。基于上述，在步骤3中，嵌入式CPU根据预设的被提升物制动内力力臂和制动内力-单位时间曲线，计算每个单位时间内的制动内力力矩，并根据多个单位时间内的制动内力力矩，绘制制动内力力矩-单位时间曲线。本发明相对现有技术具有突出的实质性特点和显著进步，具体的说，该制动器制动性能综合测试装置有效地弥补了传统制动器制动性能测量方法和实现设备的不足以及误差大、测量参数单一等不足，实现了制动下滑位移和速度的同步采集，并可提供钢丝绳内力和制动力矩等参数，有效提高制动器制动性能测试的全面性、准确性和可靠性，还可实现数据存储、查询、分析，其具有设计科学、结构简单、操作方便、测试结果准确性高、工作性能稳定、测试可靠性高、功能实用的优点。该测试方法简单实用、易于掌握，与该装置结合，科学的实现了制动器制动性能综合测试功能。
图I是所述制动器制动性能综合测试装置的结构框图。图2是所述嵌入式CPU、所述CPLD和所述A/D转换�？橹涞牡缏妨庸叵凳疽馔肌Ｍ�3是所述微分电路的电路原理图。
具体实施例方式下面通过具体实施方式
，对本发明的技术方案做进一步的详细描述。如图I所示，一种制动器制动性能综合测试装置，它包括激光测距传感器以及由嵌入式CPU、传感器接口电路、放大滤波电路、信号分离电路、微分电路、两个A/D转换�？�、触发信号电路、CPLD、恒流源�？�、通讯�？�、存储�？楹痛ッ凉钩傻氖殖种斩耍渲校す獠饩啻衅骱褪殖种斩擞尚藕畔吡釉谝黄�。具体的说，所述激光测距传感器通过所述传感器接口电路连接所述放大滤波电路以便将所述激光测距传感器采集的位移信号进行放大滤波处理。所述放大滤波电路连接所述信号分离电路以便通过所述信号分离电路将经过放大滤波处理的位移信号分离为两路相同的位移采集信号。所述嵌入式CPU通过第一 A/D转换模块连接所述信号分离电路的第一位移采集信号输出端以便获取实时制动位移量；所述嵌入式(PU依次通过第二 A/D转换�？�、所述微分电路连接所述信号分离电路的第二位移采集信号输出端以便获取实时制动速度。两路A/D转换�？槎粤铰沸藕磐讲裳⒈３郑缓笾鹇方凶唬Ｖち耸莸耐毙裕凰銮度胧紺PU通过两个A/D转换模块和微分电路，可实时的、高速的采集整个制动过程中被提升物的实时制动位移量和实时制动速度。所述嵌入式CPU连接所述触发信号电路以获取所述触发信号电路采集的制动触
发信号。所述嵌入式CPU连接所述CPLD以便控制所述CPLD的采集参数；所述CPLD分别连接两个A/D转换�？橐员愀莶杉问刂屏礁鯝/D转换�？榈男藕攀涑�。所述嵌入式CPU连接所述存储模块以便存储所述嵌入式CPU获取的实时制动位移量和实时制动速度以及据此由所述嵌入式CPU根据预设程序运算的制动性能综合测试分析数据。所述嵌入式CPU连接所述触摸屏以便人为设置采集参数和显示实时制动位移量、实时制动速度和制动性能综合测试分析数据。所述嵌入式CPU连接所述通讯模块以便实现该制动器制动性能综合测试装置与外围设备的通讯。所述恒流源�？橥ü龃衅鹘涌诘缏妨铀黾す獠饩啻衅饕蕴峁┕ぷ鞯缭矗銮度胧紺PU连接所述恒流源�？橐员憧刂扑龊懔髟茨？榈墓ぷ髯刺�。所述嵌入式CPU连接所述放大滤波电路的控制端以便于控制位移信号的放大倍数。如图2所示，在本实施例中，所述嵌入式CPU采用型号为SC32442B的微处理器，装载嵌入式WinCE操作系统，并安装有测试分析软件；该测试分析软件用于嵌入式CPU通讯、采集过程控制、参数输入、采集数据分析、曲线绘制以及数据读取存储控制。A/D转换模块连接的用于数字逻辑的CPLD，能够实现速度测量时的计数器以及总线扩展等数字逻辑，所述CPLD采用MAX7000系列的、型号为EMP7256的数字逻辑芯片。两个所述A/D转换�？榫捎眯秃盼狝D7865的A/D转换芯片，两个�？榈奈皇�14位。 所述嵌入式CPU的外部时钟端口分别连接两个A/D转换模块的时钟输入端口，所述嵌入式CPU的读写控制端口分别连接两个A/D转换�？榈亩列纯刂贫丝冢患矗礁鯝/D转换�？楣灿靡桓鲇汕度胧紺PU提供的外部时钟，它们的读写控制线对应连接在一起。在本实施例中，所述触发信号电路是输入端用于连接制动器制动触发信号的光电耦合器，可用于实时检测制动触发信号；所述光电耦合器采用型号为TLP521的光电耦合器。所述嵌入式CPU连接的用于存储采集数据的存储�？椋捎�64MB NAND FLASH存储MicroSD卡，内部128MB SDRAM作为内存。所述嵌入式CPU连接的用于人机交互的触摸屏，采用四线电阻式触摸屏作为输入设备，用AD7843设计其接口电路，输出采用6. 4吋TFT液晶屏，640X480的显示分辨率。图3是所述微分电路的电路原理图，通过微分电路，所述嵌入式CPU和第二 A/D转换�？榭梢圆杉鲋贫讨斜惶嵘锏氖凳敝贫俣龋铱杀Ｖび氩杉氖凳敝贫灰屏渴凳蓖�。使用时，激光测距传感器置于被提升物的正下方，手持终端高速采集整个制动过程中被提升物的实时制动位移量和实时制动速度；通过测试分析软件和通过触摸屏进行人机界面输入预设参数，可绘制实时制动位移量-时间曲线、实时制动速度-时间曲线、制动功-单位时间曲线、制动内力-单位时间曲线、制动内力力矩-单位时间曲线；通过存储模块和触摸屏，能存储多次测试数据，进行事后查询和分析，并可根据需要进行显示。一种制动器制动性能综合测试装置的测试方法，它包括以下步骤
步骤I、将激光测距传感器置于被提升物的下方，触发信号电路的输入端连接制动器的制动触发信号；
步骤2、当嵌入式CPU获取到触发信号电路采集的制动触发信号，则嵌入式CPU开始计时，并通过控制所述CPLD的采集参数，继而控制两个A/D转换�？榈男藕攀涑觯凑詹杉问ど璧募剖笔奔浜筒杉俣龋袢”惶嵘锏氖凳敝贫灰屏亢褪凳敝贫俣龋痪咛宓厮担奔觳獾街贫シ⑿藕攀保爸每疾杉⒈４鎄分钟的位移和速度数据；X是根据具体的制动过程持续的时间进行设定，比如制动过程持续为N分钟，则只要满足X > N即可；装置保存的数据长度为X分钟，可以保证把整个制动过程的数据完整保存；位移、速度和触发信号的采样频率设为1000Hz。步骤3、嵌入式CPU通过获取的实时制动位移量、实时制动速度以及计时时间，运算得到制动性能综合测试分析数据并据此绘制制动性能曲线；
嵌入式CPU根据实时制动位移量、实时制动速度以及计时时间，分别绘制实时制动位移量-时间曲线、实时制动速度-时间曲线；
嵌入式CPU根据预设的单位时间、预设的被提升物质量和该单位时间内的实时制动位移量，计算该单位时间内的制动功，并根据多个单位时间内的制动功，绘制制动功-单位时间曲线；
嵌入式CPU根据预设的单位时间、预设的被提升物质量和该单位时间内的起始点实时制动速度、终止点实时制动速度，计算该单位时间内的制动内力，并根据多个单位时间内的制动内力，绘制制动内力-单位时间曲线；
嵌入式CPU根据预设的被提升物制动内力力臂和制动内力-单位时间曲线，计算每个单位时间内的制动内力力矩，并根据多个单位时间内的制动内力力矩，绘制制动内力力矩_单位时间曲线； 所述制动性能曲线包括有实时制动位移量-时间曲线、实时制动速度-时间曲线、制动功-单位时间曲线、制动内力-单位时间曲线、制动内力力矩-单位时间曲线；
步骤4、嵌入式CPU根据前述制动性能综合测试分析数据和制动性能曲线以及预设的制动性能判断条件，判断制动器制动性能并得出制动器制动性能分析结果；嵌入式CPU将前述制动性能综合测试分析数据和制动性能曲线以及制动器制动性能分析结果进行存储，以便于查询、读�。⒖筛菪枰邢允�。最后应当说明的是以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解依然可以对本发明的具体实施方式
进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。
权利要求
1.一种制动器制动性能综合测试装置，其特征在于它包括嵌入式CPU、激光测距传感器、放大滤波电路、信号分离电路、微分电路、两个A/D转换模块、触发信号电路、CPLD、存储�？楹痛ッ粒黄渲校黾す獠饩啻衅髁铀龇糯舐瞬ǖ缏芬员憬黾す獠饩啻衅鞑杉奈灰菩藕沤蟹糯舐瞬ù恚凰龇糯舐瞬ǖ缏妨铀鲂藕欧掷氲缏芬员阃ü鲂藕欧掷氲缏方糯舐瞬ù淼奈灰菩藕欧掷胛铰废嗤奈灰撇杉藕牛凰銮度胧紺PU通过第一 A/D转换�？榱铀鲂藕欧掷氲缏返牡谝晃灰撇杉藕攀涑龆艘员慊袢∈凳敝贫灰屏浚凰銮度胧�(PU依次通过第二 A/D转换�？�、所述微分电路连接所述信号分离电路的第二位移采集信号输出端以便获取实时制动速度；所述嵌入式CPU连接所述触发信号电路以获取所述触发信号电路采集的制动触发信号；所述嵌入式CPU连接所述CPLD以便控制所述CPLD的采集参数；所述CPLD分别连接两个A/D转换�？橐员愀莶杉问刂屏礁鯝/D转换�？榈男藕攀涑觯凰銮度胧紺PU连接所述存储�？橐员愦娲⑺銮度胧紺PU获取的实时制动位移量和实时制动速度以及据此由所述嵌入式CPU根据预设程序运算的制动性能综合测试分析数据；所述嵌入式CPU连接所述触摸屏以便人为设置采集参数和显示实时制动位移量、实时制动速度和制动性能综合测试分析数据。
2.根据权利要求I所述的制动器制动性能综合测试装置，其特征在于它还包括通讯模块，所述嵌入式CPU连接所述通讯�？橐员闶迪指弥贫髦贫阅茏酆喜馐宰爸糜胪馕璞傅耐ㄑ�。
3.根据权利要求I或2所述的制动器制动性能综合测试装置，其特征在于它还包括恒流源�？椋龊懔髟茨？榱铀黾す獠饩啻衅饕蕴峁┕ぷ鞯缭矗銮度胧紺PU连接所述恒流源�？橐员憧刂扑龊懔髟茨？榈墓ぷ髯刺�。
4.根据权利要求3所述的制动器制动性能综合测试装置，其特征在于它还包括传感器接口电路，所述激光测距传感器通过所述传感器接口电路连接所述放大滤波电路，所述恒流源�？橥ü龃衅鹘涌诘缏妨铀黾す獠饩啻衅饕蕴峁┕ぷ鞯缭�。
5.根据权利要求I或2所述的制动器制动性能综合测试装置，其特征在于所述嵌入式CPU连接所述放大滤波电路的控制端以便于控制位移信号的放大倍数。
6.根据权利要求I或2所述的制动器制动性能综合测试装置，其特征在于所述嵌入式CPU采用型号为SC32442B的微处理器，所述CPLD采用型号为EMP7256的数字逻辑芯片，所述A/D转换�？椴捎眯秃盼狝D7865的A/D转换芯片；所述嵌入式CPU的外部时钟端口分别连接两个A/D转换�？榈氖敝邮淙攵丝冢銮度胧紺PU的读写控制端口分别连接两个A/D转换�？榈亩列纯刂贫丝� ；所述触发信号电路是输入端用于连接触发信号的光电耦合器，所述光电稱合器米用型号为TLP521的光电稱合器。
7.一种制动器制动性能综合测试装置的测试方法，其特征在于，它包括以下步骤步骤I、将激光测距传感器置于被提升物的下方，触发信号电路的输入端连接制动器的制动触发信号；步骤2、当嵌入式CPU获取到触发信号电路采集的制动触发信号，则嵌入式CPU开始计时，并通过控制所述CPLD的采集参数，继而控制两个A/D转换模块的信号输出，按照采集参数预设的采集速度，获取被提升物的实时制动位移量和实时制动速度；步骤3、嵌入式(PU通过获取的实时制动位移量、实时制动速度以及计时时间，运算得到制动性能综合测试分析数据并据此绘制制动性能曲线，所述制动性能曲线包括有实时制动位移量-时间曲线、实时制动速度-时间曲线；步骤4、嵌入式CPU根据前述制动性能综合测试分析数据和制动性能曲线以及预设的制动性能判断条件，判断制动器制动性能并得出制动器制动性能分析结果；嵌入式CPU将前述制动性能综合测试分析数据和制动性能曲线以及制动器制动性能分析结果进行存储，以便于查询、读�。⒖筛菪枰邢允�。
8.根据权利要求7所述的制动器制动性能综合测试装置的测试方法，其特征在于在步骤3中，嵌入式CPU根据预设的单位时间、预设的被提升物质量和该单位时间内的实时制动位移量，计算该单位时间内的制动功，并根据多个单位时间内的制动功，绘制制动功-单位时间曲线。
9.根据权利要求7所述的制动器制动性能综合测试装置的测试方法，其特征在于在步骤3中，嵌入式CPU根据预设的单位时间、预设的被提升物质量和该单位时间内的起始点实时制动速度、终止点实时制动速度，计算该单位时间内的制动内力，并根据多个单位时间内的制动内力，绘制制动内力-单位时间曲线。
10.根据权利要求9所述的制动器制动性能综合测试装置的测试方法，其特征在于在步骤3中，嵌入式CPU根据预设的被提升物制动内力力臂和制动内力-单位时间曲线，计算每个单位时间内的制动内力力矩，并根据多个单位时间内的制动内力力矩，绘制制动内力力矩-单位时间曲线。
全文摘要
本发明提供一种制动器制动性能综合测试装置及其测试方法，该装置包括嵌入式CPU、激光测距传感器、放大滤波电路、信号分离电路、微分电路、两个A/D转换�？�、触发信号电路和CPLD；激光测距传感器通过放大滤波电路连接信号分离电路，嵌入式CPU通过两个A/D转换�？楹鸵桓鑫⒎值缏贩直鹆有藕欧掷氲缏返牧礁鑫灰撇杉藕攀涑龆耍度胧紺PU分别连接触发信号电路和CPLD，CPLD分别连接两个A/D转换�？�。该方法包括当嵌入式CPU获取制动触发信号，则计时并采集实时制动位移量和实时制动速度，并据此绘制制动性能曲线以便分析判断。该装置具有测试结果准确、性能稳定可靠的优点。该方法简单实用、易于掌握。
文档编号G01M99/00GK102721565SQ20121022213
公开日2012年10月10日 申请日期2012年7月2日 优先权日2012年7月2日
发明者刘爱国, 尹献德, 汪洋, 王国防, 董天东, 董辛旻, 雷庆秋 申请人:河南省特种设备安全检测研究院
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
