专利名称：负偏压温度不稳定性测试附加电路及测试方法
技术领域：
本发明涉及半导体测试领域，尤其涉及一种负偏压温度不稳定性(negative biastemperature instability, NBTI)测试附加电路及测试方法。
背景技术：
负偏压温度不稳定性(negativebias temperature instability, NBTI)是影响CMOS (Complementary Metal Oxide Semiconductor互补金属氧化物半导体)集成电路可靠性的重要因素。NBTI现象很早就已经被发现，对于较大尺寸的半导体器件，NBTI效应对其可靠性的影响并不大，因此未得到足够的重视。随着超大规模集成电路技术向超深亚微米的迅速发展，器件沟槽长度L和栅氧厚度tox的不断缩�。釉谡ぜ趸闵系牡缪乖嚼丛礁撸ぷ魑露纫蚕嘤μ岣撸骷怨ぷ鞣е档缪乖嚼丛矫舾校捎贜BTI效应导致的PMOS (P 型金属-氧化物-半导体)电性参数退化(如阀值电压)已经成为影响PMOS器件寿命和集成电路可靠性的关键问题。NBTI效应发生在PMOS器件的栅极处于负偏压下时，即PMOS栅极电压小于O并且数值大于PMOS的阀值电压时，此时PMOS的一些参数会发生变化，如饱和漏极电流Idsat和跨导Gm不断减小、阀值电压绝对值会不断增大，且NBTI效应会随着栅极上的偏置电压的增加和温度的升高而更加显著。传统NBTI测量方式是将测试机台中源-测量单元(SMU)的电压输入端连接待测PMOS栅极，将待测PMOS的基极源极漏极都接地。测试时，利用SMU对PMOS施加应力电压Vstress，应力电压Vstress小于0V，其数值大于PMOS阀值电压的数值，撤去应力电压后将一系列测试电压Vmeasure依次连接至PMOS栅极,测试电压Vmeasure小于等于0V,且其数值大于等于O小于等于PMOS阀值电压的数值，并测量出各个测试电压对应的器件漏电流Id,从而得到一系列的Id-Vmeasure对应关系数据,最后计算出阀值电压。但是，NBTI效应存在严重的动态恢复效应(recovery)，在撤除应力电压后，由动态恢复效应引起的PMOS电性参数衰退在撤去应力电压后最多可以恢复80 %，S卩使是在应力电压撤去后的I秒钟以内，就可以回复50%。由于现有测量方法，使得栅应力电压不连续以及较长的测量时间，PMOS的阀值电压在撤销了应力，会引起较大的NBTI动态恢复，因而得到的阀值电压值将是恢复了一定幅度的阀值电压，与应力影响下的实际阀值电压值有偏移，使得NBTI测试的误差较大，降低了 NBTI测试的准确性。图I为传统测试时由SMU加到PMOS栅极的电压变化示意图，如图所示，首先SMU对待测PMOS的栅极施加应力电压Vstress —段时间，然后撤销应力电压Vstress后加上测试电压Vmeasure进行测量,但是在撤去电场应力到开始测量电性参数之间的时间会出现延迟，即图I中Twait (延迟)阶段，待测PMOS此时的栅电压Vg=GND，待测PMOS将逐渐向施加应力前的初始值恢复。目前主要采用的避免NBTI恢复效应的测量方法是一种被称为Οη-the-Fly(瞬时)的测量方法。此方法是在待测PMOS栅极施加应力电压后略微改变栅极上的电压，分别测得电压改变前后的线性区漏电流Id，再通过相关的公式推导出阀值电压。图2为通过On-the-Fly测试时由SMU加到PMOS栅极的电压变化示意图，如图2所示，通过将栅电压直接改变至待测PMOS的工作电压(而不是先将到0，然后改变至工作电压)，然后测量器件的线性区漏电流Id，来测量NBTI效应。然而，旧式的测试机台中的SMU并不能提供On-the-Fly测试需要的特殊条件，更换设备则需要更高的成本。
发明内容
本发明提供了一种NBTI测试附加电路及测试方法，在减少成本的同时有效的避免了现有技术中在测量NBTI时出现的恢复效应。本发明解决上述技术问题的技术方案如下一种NBTI测试附加电路，分别连接源-测量单元和待测PM0S，所述测试电路包括一个NMOS ;其中，NMOS的基极通过电阻RO与NMOS的源极电连接；NM0S的漏极通过电阻Rl与待测的PMOS栅极电连接；NM0S的栅极通过电阻R2与待测的PMOS栅极电连接；NM0S基极的电位设置为小于0V,源-测量单元电压输入端与所述NMOS的栅极相连。进一步，所述源-测量单元的电压输入端电压小于等于OV ;所述待测PMOS的源极、漏极和基极电势设置为0V。所述R2大于Rl电阻。本发明的有益效果是当源-测量单元输入电压变为OV时，即撤除应力电压Vstress后，由于测试电路中的NMOS源极处于小于OV的低电位，NMOS处于导通状态，电流方向为RO-源极-漏极-R1-R2。此时虽然撤除了应力电压，但是由于R2电阻分压，使得待测PMOS栅极电压小于0V，即等于在断开应力电压后出现NBTI恢复效应时，仍有一个R2的分压电压对待测PMOS施加应力，抑制了 PMOS中NBTI的恢复效应，测量得到的各参数更加趋近于施加应力电压产生NBTI效应时的参数值，使得测量结果更加精确。本发明还提供了一种基于如上所述的NBTI测试附加电路的测试方法，包括利用所述源-测量单元通过所述负偏压温度不稳定性测试附加电路对待测PMOS施加应力电压；撤去所述应力电压；
利用所述源-测量单元通过所述负偏压温度不稳定性测试附加电路对待测PMOS施加测试电压，并测量对应测试电压的PMOS漏电流。进一步，所述测试电压小于等于0，且测试电压数值上大于等于OV且小于等于待测PMOS的工作电压数值，应力电压小于0，且应力电压数值上大于待测PMOS的工作电压数值。
图I为现有NBTI测量时输入电压的示意图；图2为使用On-the-Fly方法测量NBTI时输入电压的示意图；图3为本发明一种NBTI测试附加电路的电路图；图4为输入电压的示意图；图5为一种实施例中NBTI测试附加电路的输入电压不意图；图6为输入电压为-4V时NBTI测试附加电路的示意图；图7为输入电压为-2. 5V时NBTI测试附加电路的示意图8为输入电压为OV时NBTI测试附加电路的示意图。
具体实施例方式以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。如图3所示的本发明一种NBTI测试附加电路，包括一个NMOS ;其中，NMOS的基极通过电阻RO与NMOS的源极电连接；NM0S的漏极通过电阻Rl与待测的PMOS栅极电连接；NM0S的栅极通过电阻R2与待测的PMOS栅极电连接；NM0S基极的电位设置为小于0V,源-测量单元电压输入端与NMOS的栅极相连。源-测量单元的电压输入端电压小于等于OV的源极、漏极和基极电势设置为0V，源-测量单元输入电压的波形如图4所示。以图5-图8作为一种实施例，详细描述利用本发明的测试电路进行NBTI测试的原理及测试方法过程。·源-测量单元的电压输入端向测试附加电路输入如图5所示的电压，测试附加电路NMOS基极的电位设置为-2. 0V,测试附加电路中的电阻R2 > 5R1，RO = R1+R2，待测PMOS的导通电压Vop = -2. 5V，待测PMOS的源极、漏极和基极都接地，电势都为O。当输入电压Vinput = -4V时，测试附加电路NMOS的基极电位Vs = -2. 0V，且NMOS的源极电压Vd = -2. 0V, NMOS的栅极电压等于输入电压Vinput，NMOS的栅极电压小于源极电压，NMOS处于关闭状态，此时测试附加电路中只存在一个很小的电流Ig，其数量级约为10_9，由R2导致的压降可以忽略不计，可认为待测PMOS的栅极电压即为输入电压Vinput=-4V，并由此输入电压施加应力，使得待测PMOS产生NBTI效应。当输入电压Vinput = GND时，测试附加电路NMOS的源极电压Vd小于NMOS的栅极电压，NMOS处于开启状态，测试附加电路的电流Ig从NMOS的基极-RO-源极流向NMOS的漏极，并流过Rl和R2，此时施加在待测PMOS栅极的电压Vg并不为GND，而是等于R2的分压电压，Vg = Vs*R2/(R0+Rl+R2)，此时的Vg由于不为0，等同于对待测PMOS仍有一个应力电压，以抑制待测PMOS在撤掉了 -4V的输入电压后产生的NBTI恢复效应，此时测得的PMOS参数更加接近于对PMOS施加-4V应力时的情形，使得测量结果更精确，更能反映待测PMOS实际的NBTI效应。当输入电压Vinput = -2. 5V时，测试附加电路NMOS的基极电位Vs = -2. 0V,且NMOS的源极电压Vd = -2. 0V, NMOS的栅极电压等于输入电压Vinput，NMOS的栅极电压小于源极电压，NMOS处于关闭状态，此时测试附加电路中只存在一个很小的电流Ig，其数量级约为10_9，由R2导致的压降可以忽略不计，可认为待测PMOS的栅极电压即为输入电压Vinput = -2. 5V，此时待测的PMOS处于开启状态，可得到PMOS正常工作下的各参数，以便用于与PMOS产生NBTI效应时的各参数进行对比。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种负偏压温度不稳定性测试附加电路，分别连接源-测量单元和待测PMOS，其特征在于，所述测试电路包括一个NMOS ;其中，NMOS的基极通过电阻RO与NMOS的源极电连接；NM0S的漏极通过电阻Rl与待测的PMOS栅极电连接；NM0S的栅极通过电阻R2与待测的PMOS栅极电连接；NM0S基极的电位设置为小于0V,源-测量单元电压输入端与所述NMOS的栅极相连。
2.根据权利要求I所述的方法， 其特征在于，所述源-测量单元的电压输入端电压小于等于OV ;所述待测PMOS的源极、漏极和基极电势设置为0V。
3.根据权利要求I所述的方法，其特征在于，所述R2电阻大于Rl电阻。
4.一种基于如权利要求I所述的负偏压温度不稳定性测试附加电路的测试方法，其特征在于，包括 利用所述源-测量单元通过所述负偏压温度不稳定性测试附加电路对待测PMOS施加应力电压； 撤去所述应力电压； 利用所述源-测量单元通过所述负偏压温度不稳定性测试附加电路对待测PMOS施加测试电压，并测量对应测试电压的PMOS漏电流。
5.根据权利要求4所述的测试方法，其特征在于，所述测试电压小于等于0，且测试电压数值上大于等于OV且小于等于待测PMOS的工作电压数值，应力电压小于0，且应力电压数值上大于待测PMOS的工作电压数值。
全文摘要
本发明提供了一种用于负偏压温度不稳定性(NBTI)测试的附加电路及测试方法，其中，附加电路分别连接源-测量单元和待测PMOS；附加电路包括一个NMOS；NMOS的基极通过电阻R0与NMOS的源极电连接；NMOS的漏极通过电阻R1与待测的PMOS栅极电连接；NMOS的栅极通过电阻R2与待测的PMOS栅极电连接；NMOS基极的电位设置为小于0V，源-测量单元电压输入端与NMOS的栅极相连。当源-测量单元输入电压变为0V时，由于R2电阻分压，使得待测PMOS栅极电压小于0V，即等于在断开应力电压后出现NBTI恢复效应时，仍有一个R2的分压电压施加在待测PMOS的栅极，抑制了PMOS中NBTI的恢复效应，使得测量结果更加精确。
文档编号G01R31/26GK102866340SQ20111018862
公开日2013年1月9日 申请日期2011年7月7日 优先权日2011年7月7日
发明者冯军宏 申请人:中芯国际集成电路制造(上海)有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
