亚星游戏官网-www.yaxin868.com

专利名称：传送系统、接收装置、测试装置及测试头的制作方法
技术领域：
本发明是有关于一种传送系统、接收装置、测试装置及测试头，且特别是有关于一种用于将传送信号进行传送的传送系统、接收装置、测试装置及测试头。
背景技术：
在习知技术中，有一种与PLL(Phase Locked Loop；锁相环)输出的时脉同步传送信号的信号传送方式(例如，参照专利文献1及2)。PLL具有基准振荡器及VCO(Voltage Controlled Oscillator；电压控制振荡器)，并藉由根据基准振荡器的输出和VCO的输出的相位差的电压，再次施加在VCO上，从而使VCO以一定的频率进行振荡，且将VCO的输出作为输出时脉向外部输出。
专利文献1日本专利早期公开的特开2000-13218号公报(图1)专利文献2日本专利早期公开的特开2002-198940号公报(图1)但是，在PLL的输出时脉中，含有因VCO的相位杂音而造成的不规则跳动。因此，当利用PLL输出的时脉传送信号时，因例如不规则跳动，有时在信号的传送中会产生错误。

发明内容
本发明的目的就是在提供一种能够解决上述课题的传送系统、接收装置、测试装置及测试头。该目的由权利要求的独立项所述的特征的组合而实现。而且，从属项规定了本发明的更加有利的具体例子。
本发明提出一种传送系统，其是用于将传送信号进行传送的传送系统，且包括输出预定周期的周期时脉的周期时脉输出部、使前述传送信号与前述周期时脉同步传送的传送部、接收前述传送部所传送的前述传送信号的接收部。前述接收部具有根据从前述传送部接收的前述传送信号中所取出的取样数据，产生与前述取样数据值的变化同步的数据同步时脉的数据同步时脉产生部、对从前述周期时脉输出部接收的前述周期时脉和前述数据同步时脉的周期相位差进行检测的周期相位差检测部、使从前述周期时脉输出部所接收的前述周期时脉的相位进行变位元的相位变化时脉，为了使该相位变化时脉和前述数据同步时脉的变化相位差达到预定的大小，而根据前述周期相位差进行产生的相位变化时脉产生部、藉由与前述相位变化时脉同步接收前述传送信号，从而从由前述传送部所接收的前述传送信号中取出前述取样数据，并供给到前述数据同步时脉产生部的数据取出部。
依照本发明的较佳实施例所述，前述传送部是作为串列数据输出前述传送信号。前述取样数据是为具有预定的位元数的并行数据。前述数据取出部具有与前述并行数据的各个位元分别对应设置，并在各不相同的时刻取入前述串列数据值，且将所取入的前述值作为在前述并行数据中对应的前述位元值，以分别进行输出的多数个位元输出部。前述数据同步时脉产生部具有与各个前述位元分别对应设置，并根据从对应的前述位元输出部所接收的前述位元值，以分别产生与该值的变化同步的前述数据同步时脉的多数个位元时脉产生部。前述周期相位差检测部具有与各个前述位元分别对应设置，并分别检测对应的前述位元时脉产生部产生的前述数据同步时脉和前述周期时脉的前述周期相位差的多数个位元相位差检测部。前述相位变化时脉产生部具有相位各不相同，并藉由使前述周期时脉分别延迟不同时间，而产生与各个前述位元分别对应的多数个延迟时脉的延迟时脉产生部、与各个前述位元分别对应设置，且为了使与对应的前述数据同步时脉的前述变化相位差达到前述预定的大小，而将使对应的前述延迟时脉的相位，根据对应的前述位元相位差检测部所检测的前述周期相位差进行延迟的信号，以作为前述相位变化时脉分别产生的多数个延迟部。各个前述位元输出部也可藉由与对应的前述延迟部产生的前述相位变化时脉同步，取入前述串列数据的值，从而取出前述取样数据中的对应的前述位元的值。
依照本发明的较佳实施例所述，前述传送部是作为串列数据传送前述传送信号。前述相位变化时脉产生部具有藉由使前述周期时脉分别延迟不同时间，从而分别产生相位不同的多数个延迟时脉的延迟时脉产生部、从前述延迟时脉产生部接收前述多数个延迟时脉，并依据来自外部的指示，选择多数个延迟时脉的至少一部分的选择部、藉由将前述选择部选择的前述延迟时脉的相位进行延迟，以使前述变化相位差达到前述预定的大小，从而产生与前述选择部所选择的前述延迟时脉对应的前述相位变化时脉的延迟部。藉由与前述延迟部产生的前述延迟时脉所对应的前述相位变化时脉，以分别同步并接收前述传送信号，前述数据取出部可产生具有与前述选择部选择的前述延迟时脉数对应的位元数的并行数据，并将该并行数据作为前述取样数据来输出。
前述接收部也可还具有藉由从由前述传送部所接收的前述传送信号中再生的前述周期时脉，从而接收前述周期时脉输出部输出的前述周期时脉的时脉再生部。
本发明提供一种接收装置，是用于接收传送信号的接收装置。其包括根据从与预定周期的周期时脉同步传送的前述传送信号中所取出的取样数据，产生与前述取出数据值的变化同步的数据同步时脉的数据同步时脉产生部、对前述周期时脉和前述数据同步时脉的周期相位差进行检测的周期相位差检测部、使前述周期时脉的相位进行变化的相位变化时脉，为了使该相位变化时脉和前述数据同步时脉的变化相位差达到预定的大小，而根据前述周期相位差进行产生的相位变化时脉产生部、藉由与前述相位变化时脉同步接收前述传送信号，而从前述传送信号中取出前述取样数据，并供给到前述数据同步时脉产生部的数据取出部。
本发明提供一种测试装置，其为对电子元件进行测试的测试装置。包括产生用于测试前述电子元件的测试图案的测试图案产生部、输出预定周期的周期时脉的周期时脉输出部、将根据从前述测试图案产生部所接收的前述测试图案的传送信号，与前述周期时脉同步进行传送的传送部、接收前述传送部所传送的前述传送信号，并从前述传送信号中取出取样数据的接收部、从前述接收部所取出的前述取样数据中取出前述测试图案，并将所取出的前述测试图案供给至前述电子元件的测试图案供给部、依据前述测试图案，根据前述电子元件所输出的输出信号，对前述电子元件的好坏进行判定的判定部。前述接收部具有根据从前述传送部接收的前述传送信号中所取出的取样数据，产生与前述取样数据值的变化同步的数据同步时脉的数据同步时脉产生部、对从前述周期时脉输出部接收的前述周期时脉和前述数据同步时脉的周期相位差进行检测的周期相位差检测部、将使从前述周期时脉输出部所接收的前述周期时脉的相位进行变位元的相位变化时脉，为了使该相位变化时脉和前述数据同步时脉的变化相位差达到预定的大小，而根据前述周期相位差进行产生的相位变化时脉产生部、藉由与前述相位变化时脉同步接收前述传送信号，从而从由前述传送部所接收的前述传送信号中取出前述取样数据，并供给到前述数据同步时脉产生部的数据取出部。
前述测试装置包括传送前述传送信号的传送线、产生前述传送信号，并向前述传送线输出的主机、载置前述电子元件，并根据通过前述传送线而从前述主机接收的前述传送信号，向前述电子元件供给前述测试图案的测试头。前述主机具有前述测试图案产生部、前述周期时脉产生部、前述传送部。前述测试头具有前述接收部、前述测试图案供给部。前述接收部也可通过前述传送线，从前述传送部接收前述传送信号。
前述测试装置也可包括具有可拆卸地被分别固定的第一及第二测试模组的测试头。前述第一测试模组包括前述测试图案产生部、前述周期时脉产生部、前述传送部。前述第二测试模组包括前述接收部、前述测试图案供给部。
本发明提供一种测试头，其是用于载置所测试的电子元件的测试头。其包括在前述测试头内可拆卸地被分别固定的第一及第二测试模组。前述第一测试模组具有产生用于测试前述电子元件的测试图案的测试图案产生部、输出预定周期的周期时脉的周期时脉输出部、将根据从前述测试图案产生部所接收的前述测试图案的传送信号，与前述周期时脉同步进行传送的传送部。前述第二测试模组具有接收前述传送部所传送的前述传送信号，并从前述传送信号中取出取样数据的接收部、从前述接收部所取出的前述取样数据中取出前述测试图案，并将所取出的前述测试图案供给至前述电子元件的测试图案供给部。前述接收部具有根据从前述传送部接收的前述传送信号中所取出的取样数据，以产生与前述取样数据值的变化同步的数据同步时脉的数据同步时脉产生部、对从前述周期时脉输出部接收的前述周期时脉和前述数据同步时脉的周期相位差进行检测的周期相位差检测部、使从前述周期时脉输出部所接收的前述周期时脉的相位进行变位元的相位变化时脉，为了使该相位变化时脉和前述数据同步时脉的变化相位差达到预定的大小，而根据前述周期相位差进行产生的相位变化时脉产生部、藉由与前述相位变化时脉同步接收前述传送信号，从而从由前述传送部所接收的前述传送信号中取出前述取样数据，并供给到前述数据同步时脉产生部的数据取出部。
另外，上述发明的概要没有列举本发明的必要特征的全部，这些特征群的子集也可形成发明。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。


图1是绘示依照本发明一较佳实施例的一种测试装置的构成示意图。
图2是绘示依照本发明一较佳实施例的一种传送系统的详细构成示意图。
图3是绘示依照本发明一较佳实施例的一种传送系统的更加详细的构成示意图。
图4是绘示依照本发明一较佳实施例的一种多相时脉产生部的详细构成示意图。
图5是绘示依照本发明一较佳实施例的另一种测试装置的构成示意图。
图6是绘示依照本发明一较佳实施例的另一种传送系统的详细构成示意图。
10测试装置20主机22测试图案产生部24传送部
26控制部30传送系统32、34传送线40测试头42接收部43接收部44测试图案供给部46判定部48介面50电子元件60第一测试模组62第二测试模组240周期时脉输出部242、244缓冲器250传送部252逻辑处理电路254串列转换电路256多相时脉产生部420、422缓冲器424数据取出部426位元输出部428数据同步时脉产生部430位元时脉产生部432周期相位差检测部434位元相位差检测部436相位变化时脉产生部438延迟部440多相时脉产生部500相位比较部502供给泵504低通滤波器506延迟电路部508延迟部510选择电路600时脉再生部
具体实施例方式
下面通过发明的实施形态对本发明进行说明，但下面的实施形态并不对关于权利要求的发明进行限定，而且实施形态中所说明的特征的全部组合未必是发明的解决方法所必须的。
图1所示为关于本发明的实施形态的一个例子的测试装置10的构成的一个例子。测试装置10为对电子元件(DUT)50进行测试的装置，包括主机20、传送线32、介面48及测试头40。主机20产生用于测试电子元件50的测试图案，并通过例如电缆等传送线32将测试图案传送至测试头40。介面48为例如执行台等，载置电子元件50并与测试头40连接。测试头40藉由载置例如介面48，而载置电子元件50。
测试头40将从主机20通过传送线32所接收的测试图案，通过介面48传给电子元件50，并依据该测试图案与电子元件50所输出的输出信号来判定电子元件50的好坏。而且，测试头将电子元件50输出判定结果54至主机20。
主机20具有控制部26、测试图案产生部22及传送部24。控制部26将用于控制测试的控制信号传送给测试图案产生部22。而且，控制部26从测试头40接收电子元件50的判定结果。控制部26将所接收的判定结果显示在例如是设于主机20的显示装置上。
测试图案产生部22根据控制部26发出的控制信号，以产生用于测试电子元件50的测试图案。传送部24接收测试图案产生部22所产生的测试图案，并转换为用于传送测试图案的传送信号，且将该传送信号传送至测试头40。
测试头40具有接收部42、测试图案供给部44及判定部46。接收部42从传送部24接收传送信号，并从所接收的传送信号中取出取样数据。而且，接收部42将所取出的取样数据供给到测试图案供给部44。另外，在本实施例中，测试头40为接收装置的一个例子。而且，在本实施例中，传送部24及接收部42构成用于将传送信号进行传送的传送系统30。
测试图案供给部44通过介面48与电子元件50电气连接，并从所接收的取样数据中取出测试图案，且供给到电子元件50。判定部46依据测试图案，以接收电子元件50所输出的输出信号，并藉由将例如所接收的输出信号和期待值进行比较，以判定电子元件50的好坏。而且，判定部46将判定结果输出至控制部26。另外，判定部46也可在主机20内。如利用本实施例，可适当地对电子元件50进行测试。
图2所示为传送系统30的详细构成的一个例子。传送部24包括周期时脉输出部240、多数个传送部250a～250n、及多数个缓冲器242a～242n、244a～244n。周期时脉输出部240产生预定周期的周期时脉，并输出至各个传送部250及各个缓冲器244。周期时脉输出部240为例如水晶振荡器等低杂音信号源。
各个传送部250分别从测试图案产生部22接收测试图案的一部分，并分别产生根据所接收的测试图案的传送信号，且分别与周期时脉同步传送。在本实施例中，各个传送信号为串列数据。各个缓冲器242与各个传送部250对应设置，并将从对应的传送部250所接收的传送信号，分别输出至接收部42。各个缓冲器244与各个传送部250对应设置，并将从周期时脉输出部240所接收的周期时脉，分别输出至传送部42。
接收部42包括与各个传送部250分别对应设置的多数个接收部43a～43n。各个接收部43分别包括多数个缓冲器420，422、数据取出部424、数据同步时脉产生部428、周期相位差检测部432及相位变化时脉产生部436。缓冲器420从对应的缓冲器242接收传送信号，并输出至数据取出部424。缓冲器422从对应的缓冲器244接收周期时脉，并输出至周期相位差检测部432及相位变化时脉产生部436。
数据取出部424藉由与相位变化时脉产生部436输出的相位变化时脉同步接收传送信号，而从传送信号取出抽样数据，并供给到测试图案供给部44及数据同步时脉产生部428。数据同步时脉产生部428根据从数据取出部424所取出的取样数据，产生与取样数据的值的变化同步的数据同步时脉，并供给到周期相位差检测部432。
周期相位差检测部432对通过缓冲器244及422从周期时脉输出部240所接收的周期时脉，和从数据同步时脉产生部428所接收的数据同步时脉的周期相位差进行检测，并将该周期相位差供给到相位变化时脉产生部436。
相位变化时脉产生部436根据周期相位差检测部432所检测出的周期相位差，将从周期时脉输出部240所取得的周期时脉的相位进行变化的时脉作为相位变化时脉输出。在本实施例中，相位变化时脉产生部436根据周期相位差产生相位变化时脉，以使相位变化时脉和数据同步时脉的变化相位差达到预定的大小。相位变化时脉产生部436产生例如上升边与传送信号值的变化点的间隔的中央大约一致这样的相位变化时脉。相位变化时脉产生部436将产生的相位变化时脉传送给数据取出部424。
另外，测试图案供给部44分别接收各个传送部43所输出的取样数据，并从该取样数据中取出原测试图案。而且，在本实施例中，周期时脉输出部240设于主机20的内部，但作为其他例子，也可设于测试头40的内部或主机20及测试头40的外部。
如上所述，本实施例的传送系统30将传送信号和周期时脉由各自的路径进行传送。而且，传送部43利用数据周期时脉产生部428及周期相位差检测部432对传送信号和周期时脉因独立的偏差所造成的相位关系的变动进行监视。藉此，接收部43根据该相位关系的变动对检测所接收的传送信号的值的时刻进行控制。因此，如利用本实施例，传送系统30可使传送部250传送的传送信号，由对应的接收部43确实地被接收。
图3所示为传送系统30的更加详细的构成的一个例子。另外，除了以下所说明之点以外，在图3中，赋予图2相同符号的构成，与图2的构成相同或具有同样的机能及构成，所以省略说明。
各个传送部250分别包括逻辑处理电路252、多相时脉产生部256及串列转换电路254。逻辑处理电路252从测试图案产生部22将测试图案的一部分作为并行数据接收，并根据从周期时脉输出部240所接收的周期时脉，进行例如编码、附加纠错位元、成帧化等处理，且将处理后的并行数据供给到串列转换电路254。
多相时脉产生部256从周期时脉输出部240接收周期时脉。而且，多相时脉产生部256藉由使接收的周期时脉通过例如多数个延迟元件，而分别延迟不同时间，从而可产生相位各不相同的多数个延迟时脉，并供给到串列转换电路254。在这种情况下，各个延迟时脉与逻辑处理电路252输出的并行数据的各个位元是分别对应。在本实施例中，多相时脉产生部256为延迟时脉产生部的一个例子。多相时脉产生部256也可为延迟锁相环(PLL)。
串列转换电路254从逻辑处理电路252接收并行数据，并从多相时脉产生部256接收多数个延迟时脉。而且，串列转换电路254将接收的并行数据，根据与并行数据的各个位元对应的延迟时脉而进行串列转换，并作为传送信号，再通过缓冲器242、420输出至数据取出部424。
在本实施例中，多相时脉产生部256产生的各个延迟时脉，与周期时脉例如是在同一周期，只是相位不同。因此，各个延迟时脉在周期时脉的每1周期，分别产生1次上升边。串列转换电路254将接收的并行数据的各个位元，以对应的延迟时脉，例如上升边进行串列转换。藉此，在本实施例中，串列转换电路254将并行数据，转换为例如在周期时脉的每1周期分别含有并行数据的1个位元的串列数据。
数据取出部424具有与逻辑处理电路252输出的并行数据的位元分别对应的多数个位元输出部426a～426c。数据取出部424可具有与并行数据的位元数相等数目的位元输出部426。而且，在本实施例中，数据取出部424从相位变化时脉产生部436取出多数个相位变化时脉。
各个位元输出部426分别接收多数个相位变化时脉中的任一。而且，各个位元输出部426将串列数据的值，依据对应的相位变化时脉，分别在不同的时刻取入。藉此，各个位元输出部426将所取入的值，作为并行数据中对应的位元值，分别向测试图案供给部44及数据同步时脉产生部428输出。在本实施例中，各个位元输出部426由例如双稳态多谐振荡器等构成，且由对应的相位变化时脉的边缘分别取入串列数据的值。
另外，测试图案供给部44分别接收各个接收部43的各个位元输出部426所输出的各个位元值。而且，测试图案供给部44进行例如解码、纠错位元的分离、成帧化的解除等处理，并从各个位元的值取出测试图案，且供给到电子元件50。
数据同步时脉产生部428具有多数个位元时脉产生部430a～430c。各个位元时脉产生部430分别与各个位元输出部426输出的各个位元对应设置。每一位元时脉产生部430根据从对应的位元输出部426接收的位元值，分别产生与该值的变化同步的数据同步时脉。这样，位元时脉产生部430从对应的位元值的变化点取出传送信号的相位资讯。
周期相位差检测部432具有多数个位元相位差检测部434a～434c。各个位元相位差检测部434分别与各个位元输出部426对应设置。各个位元相位差检测部434是分别进行检测对应的位元时脉产生部430产生的数据同步时脉和通过缓冲器244及缓冲器422从周期时脉输出部240接收的周期时脉的周期相位差。
相位变化时脉产生部436具有多相时脉产生部440及多数个延迟部438a～438c。多相时脉产生部440通过对应的缓冲器244及422接收周期时脉。而且，多相时脉产生部440藉由使接收的周期时脉通过例如多数个延迟元件而分别延迟不同的时间，从而产生相位各不相同的多数个延迟时脉。在这种情况下，各个延迟时脉与各个位元输出部426输出的各个位元是分别对应。
多数个延迟部438a～438c分别与各个位元输出部426输出的各个位元对应设置。各个延迟部438为了使与对应的数据同步时脉的变化相位差达到预定的大小，其是藉由根据对应的位元相位差检测部434检测出的周期相位差而延迟对应的延迟时脉的相位，从而分别产生相位变化时脉，并发给对应的位元输出部426。
这里，各个位元输出部426藉由接收对应的相位变化时脉，从而在与周期时脉的1周期对应的每个期间，从串列数据中取入对应的位元。在这种情况下，各个延迟部438藉由使对应的延迟时脉的延迟量进行变化，以使对应的相位变化时脉的上升边与例如串列数据中的对应位元间的大致中央保持一致，，从而产生相位变化时脉。
这样，各个接收部43分别进行比较接收的并行数据的各个位元的相位和接收的周期时脉的相位，并对对应的相位变化时脉进行反馈控制，以使各个位元输出部426在一定的时刻取入位元。
这里，如果与PLL输出的时脉同步传送信号，则具PLL的VCO由于有相位杂音，所以在PLL的输出时脉中，将含有因相位杂音造成的不规则跳动。因此，有时在所传送的传送信号中含有不规则跳动，使接收传送信号时的BER(Bit Error Rate；位元误码率)增大。而且，虽然藉由将振荡电路的Q值设计的较高，可使VCO的相位杂音减少，但在这种情况下，PLL的锁定范围变窄。另外，因Q值提高，会使构成VCO的构件常数、配线电阻、基板间去耦容量等的参差不齐的影响变大。因此，为了使PLL以所需的频率振荡，有时需要挑选该参差不齐的中心，使成本增高。
本实施例的传送系统30在传送及接收的参照时脉中使用多相时脉产生部256所产生的多数个延迟时脉，将信号进行传送。多相时脉产生部256藉由使周期时脉输出部240输出的周期时脉通过多相时脉产生部256内的例如多数个延迟元件，从而产生多数个延迟时脉。由于传送部24不需要PLL等振荡电路，所以在传送系统30所传送的传送信号中，不含有因VCO的相位杂音所造成的不规则跳动。而且，由于接收部43不需要PLL等振荡电路，所以在各个位元输出部426所接收的相位变化时脉，不含有因VCO的相位杂音所造成的不规则跳动。因此，如利用本实施例，可以小的BER传送信号。
而且，在利用VCO进行传送的情况下，当例如要变更传送速度时，产生使VCO的振荡频率变化的需要，需要变更VCO的电路构成。但是，本实施例的传送系统30，其是藉由调整例如多相时脉产生部256及多相时脉产生部440的延迟量，可在不变更电路的构成下，变化传送速度。
图4所示为多相时脉产生部440的详细构成的一个例子。多相时脉产生部440包括相位比较部500、供给泵502、低通滤波器(LPF)504、延迟电路部506及选择电路510。延迟电路部506藉由根据从低通滤波器504接收的电压，通过缓冲器422及244，使从周期时脉输出部240(参照图3)接收的周期时脉，分别延迟不同的时间，从而产生相位各不相同的多数个延迟时脉，并输出至选择电路510。而且，延迟电路部506产生根据周期时脉的输出时脉，并输出至相位比较部500。
相位比较部500对从延迟电路部506接收的输出时脉和周期时脉的相位进行比较，并将比较结果供给到供给泵502。供给泵502根据所接收的比较结果产生一电压，并供给到低通滤波器504。低通滤波器504除去所接收的电压的高频，并供给到延迟电路部506。
延迟电路部506包括串联连接的多数个延迟部508a～508d。初级的延迟部508a接收周期时脉，并根据低通滤波器504的输出电压，延迟所接收的周期时脉。藉此，延迟部508a产生1延迟时脉，并输出至选择电路510及后一级的延迟部508b。延迟部508b～508c的每一个藉由使从前一级的延迟部508所接收的延迟时脉，根据低通滤波器504的输出电压更加延迟，从而分别产生1延迟时脉，并输出至选择电路510及后一级的延迟部508。最后一级的延迟部508d藉由使从前一级的延迟部508c所接收的延迟时脉，根据低通滤波器504的输出电压更加延迟，从而产生输出时脉，并输出至相位比较部500。
相位比较部500藉由对供给泵502进行控制，以使从延迟部508d接收的输出时脉和周期时脉的相位差达到一定的值，从而使延迟电路部506产生多数个延迟时脉，并输出至选择电路510。相位比较部500对供给泵502进行控制，以使例如延迟电路部506的输出时脉的相位和周期时脉的相位相等。
选择电路510从延迟电路部506接收多数个延迟时脉，并依据作为来自外部的指示的选择信号，选择多数个延迟时脉的至少一部分，且输出至外部。藉此，可依据选择信号，变化选择电路510所输出的延迟时脉的数目。另外，选择电路510从例如控制部26接收选择信号。而且，在本实施例中，多相时脉产生部256(参照图3)与多相时脉产生部440相同或具有同样的机能及构成。
在本实施例中，延迟电路部506具有的多数个延迟部508a～508c被设定为与数据取出部424(参照图3)可输出的并行数据的最大位元数相同的数目。各个位元输出部426(参照图3)在接收选择电路510输出的延迟时脉时，输出对应的位元。而且，当选择电路510分别输出延迟时脉时，对应的相位变化时脉产生部436(参照图3)将相位变化时脉发给对应的位元输出部426。
而且，各个位元输出部436分别与对应于各个延迟部438产生的延迟时脉的相位变化时脉同步，并接收传送信号。藉此，各个位元输出部426产生具有与选择电路510所选择的延迟时脉的数目对应的位元数的并行数据，并将该并行数据作为抽样数据输出。因此，依据被输入选择电路510的选择信号，选择电路510可使变换为并行数据的位元数变化一次。如利用本实施例，可在每单位时间使接收的传送信号的位元数变化。
这样，藉由对应传送信号的传送速度，对被输入选择电路510的选择信号进行控制，可在不变更电路构成下而变更传送速度。另外，多相时脉产生部256及多相时脉产生部440也可不使用选择电路510，而输出与多数个延迟部508a～508c相等数目的延迟时脉。
图5所示为测试装置10的另一构成的一个例子。另外，除了以下所说明之点以外，在图5中，是赋予图1相同符号的构成，与图1的构成相同或具有同样的机能及构成，所以省略说明。测试装置10包括主机20、传送线32及测试头40。主机20具有控制部26，将用于控制测试的控制信号，通过传送线32供给到测试头40。
测试头40包括介面48、第一测试模组60、传送线34及第二测试模组62。第一测试模组60及第二测试模组62分别在测试头40内部可拆卸地被固定。第一测试模组60具有测试图案产生部22及传送部24。测试图案产生部22根据从主机20所供给的控制信号产生测试图案，并供给到传送部24。传送部24将所供给的测试图案转换为传送信号，并通过传送线34传送至第二测试模组62。另外，在本例中，传送线34可包括将第一测试模组60及第二测试模组62连接的电缆、连接器等。
第二测试模组62具有接收部42、测试图案供给部44及判定部46。接收部42从第一测试模组60所接收的传送信号中取出抽样数据，并通过介面48供给到电子元件50。判定部46依据测试图案接收电子元件50所输出的信号，并与期望值进行比较。而且，判定部46对电子元件50的好坏进行判定，并将判定结果通过传送线32输出至主机20。另外，判定部46也可处于主机20内。
在本实施例中，传送部24及接收部42构成用于将传送信号进行传送的传送系统30。如利用本实施例，可将第一测试模组60输出的传送信号，通过传送线34以小BER传送至第二测试模组62。
图6所示为传送系统30的详细构成的另一例子。在图6中，与图2一样赋予相同符号的构成，由于与图2中的构成相同或具有相同的机能及构成，所以除了以下不同点以外，其余省略说明。本例的接收部43是取代通过缓冲器244及缓冲器422接收从周期时脉输出部240所输出的周期时脉，并藉由对传送信号进行再生，而接收周期时脉。
本例中的各个接收部43分别还包括时脉再生部600。时脉再生部600利用对应的缓冲器420，从接收的传送信号中再生周期时脉。藉此，时脉再生部600可将周期时脉输出部240所输出的周期时脉，通过传送部250、缓冲器242及缓冲器420接收。而且，时脉再生部600将再生的周期时脉输出至周期相位差检测部432及相位变化时脉产生部436。接收此周期时脉后，周期相位差检测部432将再生的周期时脉和数据周期时脉的相位差，作为周期相位差检测。而且，相位变化时脉产生部436根据周期相位差检测部432所检测的周期相位差，将使所再生的周期时脉的相位进行变化的时脉作为相位变化时脉输出。
如利用本例的传送系统，可不从传送部24对接收部42将周期时脉与传送信号并行供给，而以高精度将传送信号进行传送。
上面利用实施的形态对本发明进行了说明，但是本发明的技术范围并不限定于上述实施形态所记述的范围。在上述实施形态上，可加以多种多样的变更或改良，这一点对本行业者而言是显而易见的。由权利要求的说明可知，这种加以变更或改良的形态也可包含在本发明的技术范围中。
例如，周期时脉输出部240也可将利用不同的时脉振荡器所振荡的周期时脉，供给到传送部250及接收部43。即，周期时脉输出部240也可具有作为传送部24的一部分被设置的传送侧周期时脉输出部、作为接收部的一部分被设置的接收侧周期时脉输出部。在这种情况下，传送侧周期时脉输出部根据利用第1时脉振荡器所振荡的时脉产生传送侧的周期时脉，并输出至传送部250。而且，传送侧周期时脉输出部根据利用第2时脉振荡器所振荡的时脉，产生与传送侧的周期时脉实质上具有相同的频率的接收侧的周期时脉，并输出至接收部43内的周期相位差检测部432及相位变化时脉产生部436。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种传送系统，是用于传送传送信号，该传送系统包括用以输出预定周期的周期时脉的周期时脉输出部、用以同步传送该传送信号与该周期时脉的传送部、用以接收该传送部所传送的该传送信号的接收部，其特征在于该接收部具有数据同步时脉产生部，是根据从该传送部接收的该传送信号中所取出的取样数据，以产生与该取样数据之值的变化同步的数据同步时脉；周期相位差检测部，是对从该周期时脉输出部接收的该周期时脉和该数据同步时脉的相位差即周期相位差进行检测；相位变化时脉产生部，是使从该周期时脉输出部所接收的该周期时脉的相位进行变位元的相位变化时脉，且根据该周期相位差使该相位变化时脉和该数据同步时脉的变化相位差达到预定的大小；以及数据取出部，是藉由与该相位变化时脉同步接收该传送信号，从而从该传送部所接收的该传送信号中取出该取样数据，并供给到该数据同步时脉产生部。
2.根据权利要求1所述的传送系统，其特征在于该传送部以一串列数据输出该传送信号；该取样数据为具有预定的位元数的并行数据；该数据取出部具有与该并行数据的各位元分别对应设置，并在各不相同的时刻取入该串列数据之值，且将所取入的值作为在该并行数据中对应的该位元值分别进行输出的多数个位元输出部；该数据同步时脉产生部具有与各该位元分别对应设置，并根据从对应的该位元输出部所接收的该位元值，分别产生与该位元值的变化同步的该数据同步时脉的多数个位元时脉产生部；该周期相位差检测部具有与各该位元分别对应设置，并分别检测对应的该位元时脉产生部产生的该数据同步时脉和该周期时脉的该周期相位差的多数个位元相位差检测部；以及该相位变化时脉产生部包括延迟时脉产生部，是藉由使该周期时脉分别延迟不同时间，而产生与各该位元分别对应的相位各不相同的多数个延迟时脉；以及多数个延迟部，是与各该位元分别对应设置，且为了使与对应的该数据同步时脉的该变化相位差达到该预定的大小，而将使对应的该延迟时脉的相位根据对应的该位元相位差检测部所检测的该周期相位差进行延迟的信号，以分别产生该相位变化时脉；其中，各该位元输出部也可藉由与对应的该延迟部产生的该相位变化时脉同步，取入该串列数据的值，从而取出该取样数据中的对应的该位元的值。
3.根据权利要求1所述的传送系统，其特征在于该传送部以一串列数据传送该传送信号；该相位变化时脉产生部具有藉由使该周期时脉分别延迟不同时间，从而产生相位分别不同的多数个延迟时脉的延迟时脉产生部，且该延迟时脉产生部接收该多数个延迟时脉，并依据来自外部的指示选择多数个延迟时脉的至少一部分的选择部；延迟部，是藉由将该选择部选择的该延迟时脉的相位进行延迟，以使该变化相位差达到该预定的大小，从而产生与该选择部所选择的该延迟时脉对应的该相位变化时脉；以及藉由与该延迟部产生的该延迟时脉所对应的该相位变化时脉分别同步并接收该传送信号，该数据取出部可产生具有与该选择部选择的该延迟时脉数对应的位元数的并行数据，并将该并行数据作为该取样数据输出。
4.根据权利要求1所述的传送系统，其特征在于该接收部还具有藉由从由该传送部所接收的该传送信号中再生该周期时脉，从而接收该周期时脉输出部输出的该周期时脉的时脉再生部。
5.一种接收装置，是用于接收传送信号，其特征在于包括根据从与预定周期的周期时脉同步传送的该传送信号中所取出的取样数据，以产生与该取出数据值的变化同步的数据同步时脉的数据同步时脉产生部；对该周期时脉和该数据同步时脉的周期相位差进行检测的周期相位差检测部；使该周期时脉的相位进行变化的相位变化时脉，且为使该相位变化时脉和该数据同步时脉的变化相位差达到预定的大小，而根据该周期相位差进行产生的相位变化时脉产生部；以及藉由与该相位变化时脉同步接收该传送信号，而从该传送信号中取出该取样数据，并供给到该数据同步时脉产生部的数据取出部。
6.一种测试装置，是对电子元件进行测试，包括产生用于测试该电子元件的测试图案的测试图案产生部、输出预定周期的周期时脉的周期时脉输出部、根据从该测试图案产生部所接收的该测试图案的传送信号，与该周期时脉同步进行传送的传送部、接收该传送部所传送的该传送信号，并从该传送信号中取出取样数据的接收部、从该接收部所取出的该取样数据中取出该测试图案，并将所取出的该测试图案供给至该电子元件的测试图案供给部、依据该测试图案与该电子元件所输出的输出信号，对该电子元件的好坏进行判定的判定部，其特征在于该接收部包括根据从该传送部接收的该传送信号中所取出的取样数据，以产生与该取样数据之值的变化同步的数据同步时脉的数据同步时脉产生部；对从该周期时脉输出部接收的该周期时脉和该数据同步时脉的周期相位差进行检测的周期相位差检测部；将从该周期时脉输出部所接收的该周期时脉的相位进行变位元的相位变化时脉，且为使该相位变化时脉和该数据同步时脉的变化相位差达到预定的大小，而根据该周期相位差进行产生的相位变化时脉产生部；以及藉由与该相位变化时脉同步接收该传送信号，从而从由该传送部所接收的该传送信号中取出该取样数据，并供给到该数据同步时脉产生部的数据取出部。
7.根据权利要求6所述的测试装置，其特征在于该测试装置包括传送该传送信号的传送线；产生该传送信号并输出至该传送线的主机；以及载置该电子元件，并根据通过该传送线而从该主机接收的该传送信号，供给该测试图案至该电子元件的测试头；其中，该主机具有该测试图案产生部、该周期时脉产生部、该传送部；该测试头具有该接收部、该测试图案供给部；该接收部通过该传送线，从该传送部接收该传送信号。
8.根据权利要求6所述的测试装置，其特征在于该测试装置包括具有可拆卸地被分别固定的第一及第二测试模组的该测试头；该第一测试模组包括该测试图案产生部、该周期时脉产生部、该传送部；该第二测试模组包括该接收部、该测试图案供给部。
9.一种测试头，是用于载置所测试的电子元件，包括在该测试头内可拆卸地被分别固定的第一及第二测试模组，其特征在于该第一测试模组包括产生用于测试该电子元件的测试图案的测试图案产生部；输出预定周期的周期时脉的周期时脉输出部；以及将根据从该测试图案产生部所接收的该测试图案的传送信号，与该周期时脉同步进行传送的传送部；该第二测试模组包括接收该传送部所传送的该传送信号，并从该传送信号中取出取样数据的接收部；以及从该接收部所取出的该取样数据中取出该测试图案，并将所取出的该测试图案供给至该电子元件的测试图案供给部；该接收部包括根据从该传送部接收的该传送信号中所取出的取样数据，产生与该取样数据之值的变化同步的数据同步时脉的数据同步时脉产生部；对从该周期时脉输出部接收的该周期时脉和该数据同步时脉的周期相位差进行检测的周期相位差检测部；将使从该周期时脉输出部所接收的该周期时脉的相位进行变位元的相位变化时脉，为了使该相位变化时脉和该数据同步时脉的变化相位差达到预定的大小，而根据该周期相位差进行产生的相位变化时脉产生部；以及藉由与该相位变化时脉同步接收该传送信号，从而从由该传送部所接收的该传送信号中取出该取样数据，并供给到该数据同步时脉产生部的数据取出部。
全文摘要
一种传送系统，包括输出预定周期的周期时脉的周期时脉输出部、将传送信号与周期时脉同步传送的传送部、及接收传送信号的接收部。此接收部具有数据同步时脉产生部，根据来自传送信号的取样数据，以产生与取样数据值的变化同步的数据同步时脉；周期相位差检测部，对周期时脉和数据同步时脉的周期相位差进行检测；相位变化时脉产生部，根据周期相位差产生使周期时脉的周期改变的相位变化时脉，使相位变化时脉和数据同步时脉的相位差，即相位变化差，变成预定大小；以及藉由与相位变化时脉同步接收传送信号，从而从传送信号中取出取样数据，并供给到数据同步时脉产生部的数据取出部。
文档编号G01R31/3183GK1802811SQ20048001593
公开日2006年7月12日 申请日期2004年6月8日 优先权日2003年6月9日
发明者渡边大辅, 冈安俊幸 申请人:爱德万测试株式会社