亚星游戏官网-www.yaxin868.com

专利名称：多模调制信号发生器的制作方法
技术领域：
本实用新型涉及电子测量技术领域，尤其涉及一种多模调制信号发生器。
背景技术：
现代测试设备集成度越来越高，需要完成的功能也在不断增强，因此现代测试设备需能够模拟输出不同信号形式的射频信号以满足不同的测试需求。目前，所采用的频率合成的方法主要有直接频率 合成、锁相频率合成(PLL)和直接数字频率合成(DDS)三种。锁相频率合成方法置频时间长、分辨率较低；直接数字频率合成方法输出频率低、杂散输出丰富。现阶段对于信号产生形式的研究主要集中在对频率形式的研究，包括跳频、扩频信号等，但是不能满足实现不同测试功能所需的不同调制模式的测试信号的要求，因此迫切需要提出一种新的技术方案能够解决上述技术问题。
发明内容为解决上述问题，本实用新型提供了一种低噪声、低杂散、具有多种调制模式且不同调制模式可以相互切换的多模调制信号发生器。本实用新型采用的技术方案如下一种多模调制信号发生器，包括CPLD控制单元、FLASH存储单元和DDS数字频率合成单元，CPLD控制单元输出端与DDS数字频率合成单元输入端连接，其输入输出端与FLASH存储单元输入端连接，FLASH存储单元输出端与DDS数字频率合成单元输入端连接，还包括一与DDS数字频率合成单元输出端连接的锁相频率合成单元。该发生器外部设有键盘和显示屏，CPLD控制单元为发生器的总体控制单元，夕卜部与键盘和计算机连接，用于响应外部键盘的输入和接收计算机的数据，系统内与DDS数字频率合成单元连接，对DDS数字频率合成单元进行控制，同时还与FLASH存储单元连接，能快速向存储单元输入信号控制字地址，存储单元收到地址后向DDS数字频率合成单元输出相应的数据，由DDS产生多种调制模式的信号。产生的信号再通过锁相频率合成单元，利用其窄带跟踪特性和滤波功能，充分抑制杂散信号，产生低噪声、低杂散且具有多种调制模式的信号。上述装置还包括一电源模块和时钟模块，分别与CPLD控制单元、DDS数字频率合成单元和锁相频率合成单元连接，用于为其供电和提供外部时钟。所述的CPLD控制单元包括一 CPLD芯片及与其连接的外部时钟输入滤波电路、程序下载电路和电源输入滤波电路。程序下载电路用于与计算机连接，实现与计算机的数据交换。所述的DDS数字频率合成单元包括一 DDS芯片及与其连接的外部时钟输入滤波电路和电源输入滤波电路。DDS芯片作为发生器模块，主要实现接收控制字数据后的信号发生。所述的锁相频率合成单元包括一 PLL锁相频率合成芯片及与其连接的外部时钟输入滤波电路、电源输入滤波电路和滤波器，锁相频率合成芯片输出的信号经滤波器滤波后再输出，可有效消除杂散信号。本实用新型采用DDS芯片和PLL芯片构成组合式频率合成器，既具有锁相环路窄带跟踪特性，又可克服DDS的杂散多、带宽窄的缺陷，解决锁相环式频率合成器分辨率低的问题，并且具有成本低和结构简单的特点。利用本实用新型可以获得宽带宽、低噪声、低杂散、高纯频谱、具有多种调制模式的频率波形，且不同模式的信号之间可以实现快速切换。


以下结合附图对本实用新型的实施方式进行详细描述图I是本实用新型的系统框图；图2是CPLD控制单元的组成结构图；图3是DDS数字频率合成单元的组成结构图；图4是锁相频率合成单元的组成结构图；图中，I、CPLD控制单元，11、CPLD芯片，12、程序下载电路，13、外部时钟输入滤波电路，14、电源输入滤波电路，2、FLASH存储单元，3、DDS数字频率合成单元，31、DDS芯片，32、外部时钟输入滤波电路，33、电源输入滤波电路，4、锁相频率合成单元，41、PLL锁相频率合成芯片，42、外部时钟输入滤波电路,43、电源输入滤波电路,44、滤波器,5、时钟模块,6、电源模块。
具体实施方式
一种多模调制信号发生器，如图所示，包括电源模块6、时钟模块5、CPLD控制单元UDDS数字频率合成单元3、FLASH存储单元2和锁相频率合成单元4，电源模块6和时钟模块5分别与CPLD控制单元1、DDS数字频率合成单元3、锁相频率合成单元4连接，为这些模块供电和提供外部时钟。CPLD控制单元I输出端与DDS数字频率合成单元3输入端连接，用于控制该单元。CPLD控制单元I输入输出端与FLASH存储单元2输入端连接，向存储单元输入控制字地址，FLASH存储单元2输出端与DDS数字频率合成单元3输入端连接，根据控制字地址向DDS输出相应的数据。DDS数字频率合成单元3输出端与锁相频率合成单元4输入端连接，将输出的多模调制信号输入锁相频率合成单元进行滤波处理，抑制杂散信号。所述的CPLD控制单元I包括一 EPM7128STC100-10型CPLD芯片11及与其连接的外部时钟输入滤波电路13、程序下载电路12和电源输入滤波电路14。程序下载电路用于与计算机连接，实现与计算机的数据交换。所述的DDS数字频率合成单元3包括一 AD9858型DDS芯片31及与其连接的外部时钟输入滤波电路32和电源输入滤波电路33。DDS芯片作为发生器模块，主要实现接收控制字数据后的信号发生。FLASH存储单元由SST39VF400AFLASH芯片组成，该芯片分别连接到CPLD芯片和DDS芯片。所述的锁相频率合成单元4包括一 STW81102型PLL锁相频率合成芯片41及与其连接的外部时钟输入滤波电路42、电源输入滤波电路43和滤波器44，滤波器44与PLL锁相频率合成芯片41的输出端连接，对输出信号进行滤波处理。
权利要求1.一种多模调制信号发生器，包括CPLD控制单元、FLASH存储单元和DDS数字频率合成单元，CPLD控制单元输出端与DDS数字频率合成单元输入端连接，其输入输出端与FLASH存储单元输入端连接，FLASH存储单元输出端与DDS数字频率合成单元输入端连接，其特征在于还包括一与DDS数字频率合成单元输出端连接的锁相频率合成单元。
2.根据权利要求I所述的多模调制信号发生器，其特征在于还包括一电源模块和时钟模块，分别与CPLD控制单元、DDS数字频率合成单元和锁相频率合成单元连接，用于为其供电和提供外部时钟。
3.根据权利要求I或2所述的多模调制信号发生器，其特征在于所述的CPLD控制单元包括一 CPLD芯片及与其连接的外部时钟输入滤波电路、程序下载电路和电源输入滤波电路。
4.根据权利要求I或2所述的多模调制信号发生器，其特征在于所述的DDS数字频率合成单元包括一 DDS芯片及与其连接的外部时钟输入滤波电路和电源输入滤波电路。
5.根据权利要求I或2所述的多模调制信号发生器，其特征在于所述的锁相频率合成单元包括一 PLL锁相频率合成芯片及与其连接的外部时钟输入滤波电路、电源输入滤波电路和滤波器。
专利摘要本实用新型涉及电子测量技术领域，尤其涉及一种多模调制信号发生器。该信号发生器包括CPLD控制单元、FLASH存储单元和DDS数字频率合成单元，CPLD控制单元输出端与DDS数字频率合成单元输入端连接，其输入输出端与FLASH存储单元输入端连接，FLASH存储单元输出端与DDS数字频率合成单元输入端连接，还包括一与DDS数字频率合成单元输出端连接的锁相频率合成单元。本实用新型采用DDS芯片和PLL芯片构成组合式频率合成器，利用本实用新型可以获得宽带宽、低噪声、低杂散、高纯频谱、具有多种调制模式的频率波形，且不同模式的信号之间可以实现快速切换。
文档编号G01R1/28GK202443042SQ201220047149
公开日2012年9月19日 申请日期2012年2月14日 优先权日2012年2月14日
发明者于林青, 刘军, 刘静, 姜恒, 孙兆军, 尹忠和, 张剑川, 查连中, 石晓原, 胡向顺, 薛兰柱, 辛军 申请人:中国人民解放军济南军区72465部队